基于TMS320DM365的高速网络摄像机的设计
TMS320DM365集成的ARM926EJ-S处理器包括32 kBRAM、16 kB ROM(用于非AEMIF启动模式下的ARMbootloader)、16 kB指令缓存、8 kB数据缓存、CP15及MMU等。其中CP15用来对指令、数据缓存、MMU以及其他ARM子系统进行配置及控制。MMU使用统一的TLB来对页表中存储的信息进行缓存，并为类似Linux、WindowsCE、ultron以及ThreadX等操作系统提供虚拟内存。该处理器的写缓冲数据容量高达17 kB，使其可以大幅提高内核的性能。
TMS320DM365中的视频处理子系统(VPSS)由两个接口，分别用于视频捕获的视频前段(VPFE)输入接口和用于图像显示的视频后端(VPBE)输出接口。图3为视频处理子系统系统框图。本文引用地址：//m.amcfsurvey.com/article/149783.htm
VPFE模块主要用于捕获视频信号，也可以直接从前端输入已有的视频信号。VPFE输入接口有1个CCD控制器(CCDC)、1个预处理器、柱状模块、自动曝光／白平衡／聚焦模块(H3A)和寄存器组成。CCDC可以与视频解码器、CMOS传感器或电荷耦合装置连接；预处理器是一个实时的图像处理器，它把来自CMOS或CCD的原始图像从RGB转变为YUV422的编码；柱状模块和H3A模块实现基于原始图像信息的硬件操作。
VPBE输出接口由1个OSD引擎和1个视频编码器组成。OSD引擎能够显示两组独立的视频窗口或两组独立的OSD窗口，还可以以2个视频窗口、1个OSD窗口和一个属性窗口的形式显示。OSD用于在视频图像上叠加音量，图标等位图或图像信息。视频编码模块提供数字输出和模拟输出。数字输出支持24bitRGB888格式、8／16bit BT．656以及具有独立的水平和垂直同步功能的CCIT.601输出；模拟输出支持4路10bit DAC，均工作于54 MHz，支持复合NTSC／PAL、S端子和分量视频。
3 系统硬件设计
系统硬件结构如图4所示，本系统选择以TMS320DM365为嵌入式处理器，外围电路包括有音频、视频信号采集电路，以太网络电路，电源接口，JTFAG，UART，NAND Flash，SD卡，DDR2，USB2．0 OTG以及I2C。
网络摄像机系统的信息处理流程主要分为图像的获取、图像的处理传输以及图像的显示3部分。本系统中，前端摄像头负责图像的捕捉，将获取的未经压缩处理的图像信号传输至电路板中通过TMS320DM365芯片进行压缩处理以及SD卡的相应存储，再由以太网接口或其他接口将处理过图像进行传输，在远端监视器上将图像进行显示。
评论