基于TDI-CCD的成像FPGA系统软件设计应用
(1)数据解析模块。通过RS 422解析串行指令，同时完成部分硬指令翻译，并根据指令要求发送系统遥测参数。串行接收数据采用累加校验，并对接收数据进行预存储。校验正确后，将数据以乒乓方式存入RAM，以保证读／写逻辑不冲突；校验错误时，不转存数据。根据不同的指令类型，对相应的地址进行读／写操作，更新完毕后给出标志位。
(2)视频控制模块。输出A／D参数、CDS信号和A／D输出时钟。A／D参数采用广播方式，通过使能信号完成20路AD的配置；由外行信号htck同步A／D的控制逻辑以及CDS信号；由于数据处理速度较低，实现时，通过增加扇出、减少模块复用，来降低资源利用率。CDS采样脉冲的位置对信号质量影响很大，需要精细调节。在设计时，采用FPGA内部移位寄存器生成不同位置的采样脉冲，在调试中实现精确对准。
(3)数据整合模块。将输入的20路图像数据整合一路输出。根据工作指令选择灰度图像或实时图像，并行存储到相应的fifo中；输出时，通过控制读使能信号，实现数据的循环读取。设计FIFO时，仍然采用乒乓方式，通过标志信号使读写逻辑分离。相比RAM设计而言，避免了大规模地址线造成的亚稳态问题，设计时序相对简单。
(4)数据输出模块。根据卫星指令将图像数据按照规定格式输出。设计时，需要注意数传协议中各数据段数据的输出时序。因此，良好的模块规划，更有利于程序的实现和验证。
2．3 性能与设计要点
(1)FPGA内部时钟域分析有利于同步设计的实现，在良好的时钟分配下，能够提高系统运行频率，增加软件可靠性。根据FPGA资源说明，每个slice有固定数量的触发器和查找表(LUT)资源，合理利用可以降低器件资源的利用率。
(2)组合逻辑容易产生亚稳态，为系统带来不确定因素，同时，组合逻辑延时也限制了系统的运行频率。在频率要求较高的模块内部，可以采用流水线技术降低组合逻辑规模。
(3)软件结构对系统性能和资源使用有很大的影响；不合理的结构划分不仅浪费资源，也不利于软件的升级和维护。该软件通过合理的结构和接口信号划分，力求达到模块解耦的目的。通过详细的接口时序说明，可以更好的进行软件维护和更新，为后续开发奠定基础。
2．4 关于软件系统工作频率和硬件速度的匹配
电路设计时，通过分析硬件电路的芯片参数和电路延时指导软件设计。对于关键信号走线，除了可以在硬件上设置延时线外，FPGA内部可以通过DLL倍频时钟，通过时钟计数方式实现延时，或者通过FPGA内部LUT和门逻辑实现组合逻辑延时设计。由于FPGA的端口速率有限，不同等级的FPGA芯片的处理速度也不同，因此，需要参考FPGA的参数特性设计系统结构，并确定端口数传规则和内部结构，同时，注意与外围
硬件的匹配，以保证软硬件可靠运行。
3 实时图像效果评估
图3给出了实验室条件下的原始数据图像。通过调整信号处理器的增益，调整相应抽头的灰度值，从而达到灰度均衡效果；通过观察相应的图像数据可以得出，数据处理和成像效果达到预定指标要求。本文引用地址：//m.amcfsurvey.com/article/191262.htm
4 结语
FPGA成像软件是系统可靠运行的重要保障，其性能对整体分辨率的提高有着举足轻重的作用。在给定的硬件条件下，通过高效设计FPGA软件，能够显著提高系统性能。在成像软件的数据处理方法上，仍然有很多方向，如实时图像压缩传感，提高系统的传输能力；在FPGA内部进行海量数据处理等。通过实验证明，该软件的实际运行速度达到要求。因为硬件处理速度的限制，若想提高软件运行频率，寻求更加合理的软件系统结构以及电子学分系统结构将成为重要的研究内容。
评论