Synopsys与联华电子合作以低功耗和DFT功能加强90纳米参考流程

Synopsys与联华电子合作，以低功耗和DFT功能加强90纳米参考流程
针对联华电子的90纳米工艺，Synopsys的 Galaxy®设计平台业已通过多电压
（Multi-Vdd）功能的实战验证

全球电子设计自动化软件工具（EDA）领导厂商Synopsys（Nasdaq: SNPS）与世界半导体晶圆专工领导者台湾联华电子共同宣布，双方合作以Synopsys的Galaxy™ 设计解决方案平台为基础，针对联华电子的90纳米工艺，在参考设计流程中增添了新的功能。

该先进的90纳米低功耗设计流程于2005年11月正式推出。现在，该流程不仅添加了可显著降低动态功耗和泄漏的自动多电压功能，而且还增加了新的可测性设计（DFT）功能。此外，已有的面向制造的设计功能也经过联华电子的程式库验证。这些新增功能有助于IC公司降低复杂低功耗设计的风险，并提高可预测性。

RTL-to-GDSII参考流程可帮助设计人员应对多电压设计的挑战，如在90纳米产品设计中尤其重要的动态功耗和泄漏。该参考流程的特色包括电平转换单元(level shifter)的插入、布局、优化与验证、也包括电压分区（VA:Voltage Area）的创建与电压分区自动识别(VA-aware)的物理优化、时钟树综合及布线。时序收敛流程包括采用多电压物理验证的信号完整性预防、修复和sign-off。此外，该流程还包括全芯片功耗分析与功耗网络(power network)分析，以确保设计的低功耗完整性。参考设计流程中还包括Synopsys的DFTMAX扫描压缩自动化解决方案，这有助于实现更高的测试质量，缩短测试程序的耗时。90纳米参考设计流程还加上了Synopsys的DFM技术，包括冗余导通孔的插入、导通孔群(via-farm)/导通孔阵(via-array)的规则和时序驱动的金属填充。

为验证参考流程的效率，Synopsys专业服务部的设计顾问与联华电子的工程师们协作，用开放源32位RISC微处理器核，设计了一块测试芯片。该芯片经联华电子的程式库验证，被分成多电压分区，并采用先进的低功耗参考流程予以实现。微处理器核包括一个符合32位RISC CPU的SPARC-V8、标准AMBA系统总线、10/100 Ethernet MAC和标准PCI接口。该芯片可针对其它数字和/或模拟/混合信号IP模块，可非常容易地配置和扩展。


联华电子IP与设计支持部总监刘康懋(Ken Liou)表示：“我们与Synopsys之间的成功合作，为我们的客户提供了经过验证的90纳米参考流程，可降低风险、并加快产品上市。与Synopsys专业服务团队的持续合作，也确保了Galaxy®设计平台的性能和能力可与联华电子最先进的工艺流程实现完美协作。”

Synopsys战略市场开发副总裁Rich Goldman表示：“Synopsys一直在与联华电子这样的世界级晶圆专工企业合作，确保我们共同的客户能够用上成熟、满足低功耗和DFM需求的流程。我们的协作有助于确保Galaxy®设计平台为联华电子的客户提供完善、可靠的RTL-to-GDSII设计流程。随着向深亚微米工艺的迈进和发展，我们将继续与联华电子合作，以应对未来的挑战。”