片上eDRAM性能评价函数簇研究

3 研究方法

3.1 基于FPGA的评价函数簇实验平台的建立

设计一个多主控单元的eDRAM控制器，在利用评价函数簇分析的基础上优化其性能，使其能够充分地利用eDRAM的优点，同时付出的代价较小。

目前的SOC设计中，通常有多个模块可以访问存储系统，其一般结构如图2所示，SOC中的CPU、DSP和其他一些IP模块都可能访问存储系统，这些访问将会产生冲突，同时由于不同的控制单元访问存储系统的地址不同，这可能需要不停的激活不同的行，引入了很大的延时，极大地降低了存储系统的性能。为此需要优化多主控单元时的eDRAM控制器的仲裁方式，以使其性能得到改善。



对于本项目来说实际实现eDRAM过于昂贵，而且不适合参量变化的实验。本项目拟采用FPGA来进行硬件验证，用FPGA中BlockRAM加上一些逻辑来仿真eDRAM的行为，其框图如图3所示。



根据可获得的eDRAM核的具体性能和访问延时特性来设计其中的逻辑。当然，eDRAM的刷新行为无法用这种方法模拟，但是其延时是可以模拟的。本项目拟采用如下几种FPGA来进行仿真。分别采用Xilinx公司的Virtex-II和 Virtex-II Pro型的FPGA以及Altera公司的APEX和Stratix-II型FPGA来进行仿真，这些FPGA中分别集成了硬核CPU PowerPC 405和ARM9，以及软核CPU MicroBlaze和Nois II。

将本项目研究开发的普适的、可定制的eDRAM控制器接口IP核下载到上述FPGA中，运行SPEC2000或SPEC95等基准程序，分别观察和测量在不同的参数配置下系统的性能就可以得到不同参数对系统性能的影响，同时也可以验证本项目开发的普适的、可定制的eDRAM控制器接口IP核的正确性。另外，将本项目研究开发的多主控单元的eDRAM控制器与其它一些可以访问eDRAM的IP一起下载到FPGA，改变eDRAM的仲裁策略或不同请求的排队策略，即可通过测量系统性能来确定最佳的仲裁策略。

3.2 评价函数簇模型建立

针对具体的应用，可选择基准测试程序中四种不同的参量组合，给出有代表性的测试基准。基于图1分析可知，所有的参数都是离散变量，在上述实验中可以将各种情况下L，P，A值测量出来，并用统计方法进行处理。在已知曲线的基础上，进行曲线拟合，求得经验公式。Y函数需要基于Foundry的eDRAM模型来计算，此函数较为成熟和准确，只需加入函数簇中即可。

为了验证模型的正确性，在仿真软件SimpleScalar的基础上进行扩展，使用SimpleScalar仿真软件来仿真本项目所用到的存储器层次结构，与根据模型计算得到的性能指标进行比较来判断模型的正确性。SimpleScalar是开放源代码的软件，基于Alpha指令结构，为了用此软件仿真本项目的结构，需要对进行修改和完善。

4 结束语

本文作者的创新点在于提出了一种定量的存储系统性能评估的建模方法,可为SOC设计中基于eDRAM的存储系统设计提供方法。根据评价函数，可以针对具体应用来选择存储体个数、行宽、列宽、字长、刷新频率、地址映射方式，从而构建一个速度、面积和功耗优化的eDRAM的存储器，这对高性能的SOC的设计有重要意义。