以 Flash 为基础的FPGA实现高度安全设计

保密的重要性

对电子系统而言，fpga的保密性极其重要。图1列出了两个系统设计的示意图，左边为1995年所作的系统设计，在该设计中，以asic芯片为核心，fpga仅起到胶合逻辑的作用；在右边2005年进行的同类型系统设计中，不难发现fpga已经成为系统设计的核心，它整合了原有asic及部分assp芯片的功能，因此fpga作为系统芯片直接取代了asic的功能。随着fpga性能、容量与功能的不断提升，今天的fpga 已成为系统的心脏、知识产权的集合，所以如果fpga存在安全性问题的话，与其相关的产品将遭受严重打击。

保密性定义——四个对fpga最大的安全威胁

a.克隆

克隆是指竞争对手拷贝启动 prom 或从板上拦截处理器码流并进行复制。如果设计中包含外部码流时，则该设计的ip 对克隆非常脆弱。

b.反向工程

反向工程即竞争对手由重建您的设计原理图或网表复制您的设计。在这个过程中，竞争对手将了解设计的运作从而进行改进。

c.过建

过建在把您的产品交给无道德的合同制造商生产时出现，这些制造商能在开放市场上购买额外的fpga元器件，然后在厂家没有允许的情况下，生产额外的产品，在没有开发成本和不需要提供技术支持的条件下，以更低的价格在市场上售卖，从而牟取利润。 d.拒绝服务

拒绝服务属于恶意破坏的行为，您的竞争对手或者黑客能够通过重新编程您系统上的 sram fpga而使您的系统不能运行。拒绝服务使厂家的声誉、产品的质量等形象将遭到破坏。

actel 第三代 flash fpga

在了解了保密性的定义及fpga保密重要性的基础上，actel推出了第三代flash fpga，具有众多优点与特性。

actel第三代flash fpga，包括两个产品系列：proasic3与proasic3e。proasic3能实现30k到1m的门密度，它的容量高达144kb sram，具有288个 i/o ；proasic3e能实现600k到 3m的门密度，它的容量高达504kb sram，具有604个i/o。

这两个系列均具备增强的高性能结构，其时钟频率最高可达350mhz，相对于第二代产品来说，其封装密度提高了20%，而逻辑利用率超过95%。sram的工作频率也可达到350mhz，而且每个模块中均带有硬连线的fifo控制功能。三个锁相环（pll）的输出频率也可达到350mhz，并且具有灵活的相位输出、延迟、分频和倍频功能。这两个系列同样支持64 位、66 mhz的pci总线。

作为以价值为基础的fpga，第三代产品提供了全新的功能，包括：所有器件都带有1kb片上可配置的flash rom及带硬连线 的aes 解密安全 isp。上一代产品中的fpga的保密措施在这一系列内继续保持，如片上 flashlocktm 安全措施及针对单电压工作而在片上集成的电荷泵。最后，需要提及的是产品支持19种不同的i/o标准，包括 lvds等。
actel第三代flash fpga具有竞争性的成本优势，因为flash 技术可省去sram fpga额外的成本负担。此外，flash 技术还可以提供以下独特的性能：

·单芯片；

·高安全性；

·上电即行；

·高可靠性 / 固件错误免疫性；

·低功耗；

·高性能。

actel flash fpga的保密性特点

保密性特点

flash fpga的物理结构与保密性

由于flash非挥发性的特点，所以基于flash 架构的fpga在一个可靠的环境下被编程以后，就不再需要一个另外的码流，因此它不会受到克隆这种攻击方式的威胁。另外，它对反向工程等入侵性攻击有高度的抵抗性，这是因为在flash fpga里面的用户逻辑完全取决于flash晶体管的内容，就算把器件解体或剥离也只能显露器件内部结构，而不是 flash 晶体管的实际内容。由于flash fpga表面的一致使它受到入侵性攻击时，很难辨认其探针点。

a3p/e的保密特性

flashlock可以保证器件上的保密设定不被随便更改 ，它包括一个对应的密钥，长度为128位，其揭露密钥所需的时间为5.4x1023年，因此十分可靠。它还包括永久flashlock及编程文档的aes加密，其aes密钥长度为128位，而揭露此密钥所需的时间将长达149万亿年。

flash rom (from) 的特性及应用

第三代flash fpga是唯一带片上flash rom (from)的fpga，其from总共有1024位，分为8个页，每页的宽度为128位，见图2。它的应用非常广泛，包括：互联网协议寻址、设备序列编码、订阅模式、系统校准设定、安全的加密匙存储、资产管理跟踪、用户喜好存储、日期标志及版本控制等。

保密性功能选项

在新fpga上进行保密设计时，有几种不同的保密性功能选项可供选择：一、只利用flashlock密钥进行保护 (没有aes加密)，在这个选项下，用户可选择只保护from、只保护fpga阵列或两者同时保护。二、aes 加密加 flashlock 密钥保护，在这个选项下，aes 密钥一直受到flashlock密钥保护，所以被aes加密过的文件不会包含flashlock密钥。三、只加密 from、只加密fpga阵列或两者同时加密，在这个选项下，可以独立地更新from及fpga 或对其编程。编程的格式可以为纯文本格式的 stapl 文件或经 aes加密过的stapl文件，在这两种stapl 文件里，可以只包括 from、fpga阵列或两者同时包括。

保密报头

保密报头包含两种密钥：flashlock密钥及aes密钥，它也包括from及fpga列阵的信息认证控制。它还包括fpga阵列与from的保密设定。具体的fpga阵列保密设定包括：写入、擦除及校验的存取控制与加密/不加密的存取控制 (写入、擦除及校验)；from的保密设定包括：写入、擦除及读取的存取控制（在此情况下校验是一直被允许的）与加密/不加密的存取控制 (写入、擦除及读取)。

信息认证模块（mac）

信息认证模块负责认证整个编程码流，见图3，包括aes解密核心把stapl文件解密；mac检查解密后的数据是否可被认识：如果正确，器件就可以被擦除及编程；如果不正确，软件会防止编程序列被启动。在认证进行过程中器件仍可正常工作。

另外该模块还负责在编程数据传进器件时检验是否存在损坏的数据，具体做法是在编程前对每个数据包进行验证。

实施保密的软件设置

以下我们将介绍如何进行保密的软件设置，首先定制安全级别，如图4所示：

用户可在生成安全文件时，选择“custom level”选项，将弹出“custom security level”对话框，即可看到fpga阵列与from的保密设定选项，具体的选项包括：

——只容许在 flashlock 密钥正确时写入、擦除及校验；

——只容许在 flashlock 密钥正确时写入、擦除（校验可以在没有 flashlock 密钥下进行）；

——只容许在器件内有正确的aes密钥时进行写入、擦除及校验（配置器件在重编程和校验fpga阵列时接受一个被加密的编程文件）；

注意：a.要求在器件内有包含正确的aes密钥；b.flashrom在这个模式下读取被禁止；c.加密过的flashrom内容只允许进行校验。 ——接受没有flashlock或aes密钥的纯文本stapl 文件的写入、擦除、读取 (flash rom) 及校验。

其次，设定保密包头，如图5所示：

在申请编程文件时点击选择“security settings”选项，在弹出的对话框中选择期望的保密设定，并输入flashlock密钥 (即软件里的pass key) 及aes密钥即完成了保密包头的设定。

最后，编程生成加密编程文件，如图6所示。

为加密编程设定stapl文件的具体步骤是：点击选择“programming previously secured device(s)”选项，在弹出的对话框中点击“fpga array only”或“flashrom only”选项，或者两者并选。最后，在弹出的“security settings ”对话框中的相应位置提供预编程时所用的同一个aes密钥。

完整的解决方案

为了配合proasic3与proasic3e，actel提供了全面的硬件工具支持。新推出的低成本isp编程器、启动工具套件（libero gold、flashpro3、评估板及教程指南和文档）、可进行批量编程的silicon sculptor及其他调试工具，如first silicon solution的logic navigator逻辑分析器及synplicity的identify rtl调试器等。

而全面的软件工具支持包括：libero 7.0（gold 版可从网站免费下载）及业界提供的支持，如synplicity的synplify、mentor graphics的modelsim、magma的palace物理综合及waveformer lite的reactive testbench等。

actel公司第三代以flash为基础的fpga，除了高的安全性与保密性外，也是一个面向大批量生产的fpga，它集成了asic与sram fpga所有的优点，包括：单芯片上电即行、非挥发性、低功耗、高安全性、高保密性、固件错误免疫性、片上nvm、低单位成本、低总系统成本、无 nre费用、可快速构建原型、快速的生产交货期及系统内可编程等诸多优点。 中电网在线座谈网址： http://seminar.chinaecnet.com/051220/jchf.asp。