基于FPGA和频率合成器的GPS信号源的设计

2频率合成器ADF4360-4

　　2.1 工作原理及其性能

频率合成器主要功能是为系统上下变频提供本振信号，多应用于发射机和接收机系统设计中，通常由数字鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)和可编程计数器(R计数器和N计数器)等组成，数字鉴相器(PD)对R计算器与N计数器的输出信号进行相位比较，得到一个误差电压，经环路滤波器(LF)后控制压控振荡器(VCO)产生所需频率。

频率合成器ADF4360-4是ADI公司生产的高性能锁相频率合成芯片，是一款双模前置分频型单环频率合成器，在不改变频率分辨率时，能有效提高频率合成器的输出频率;其主要性能有，输出频率范围为1450～1750 MHz，可选择二分频，选择二分频时输出信号频率为725～875 MHz;工作电压为3～3.6V;输出信号的功率可控制范围为-13～-4 dBm;可编程双模前置分频器的分频比为8/9，16/17，32/33;能够进行模拟和数字锁定检测;芯片内部集成了VCO等。ADF4360-4的工作原理如图3所示，P/(P+1)为高速双模前置分频器，其分频模数为P+1和P，A为5位脉冲吞咽可编程计数器，B为13位主可编程计数器，R为14位可编程参考分频器，MC为模控制逻辑电路。该器件通过可编程5位A计数器、13位B计数器及双模前置分频器(P/P+1)来共同确定主分频比N(N=BP+A)，14位可编程参考R分频器对外部晶振分频后得到参考频率fr=f0/R，因此，设计时只需外加环路滤波器，并选择合适的参考值，可获得稳定的频率输出，其输出频率为f0=fi/R(A+BP)，式中，fi为输入频率，由外部晶振提供。

　　2.2 应用电路设计

　　在模拟电路射频模块中，频率合成器ADF4360-4为混频器提供本振信号，其应用电路如图4所示，频率合成器的模拟输入是外部温补晶振，晶振通过一个滤波器将标准时钟送到ADF4360-4的16脚REFin;频率合成器的输出管脚是4脚：RFoutA和5脚RFoutB，这两路输出差分高频信号，通过匹配网络和谐振滤波网络送入混频器的差分输入端;第17～19管脚分别是频率合成器初始化时控制数据的CLK脚、DATA脚、LE脚，与测试输出用的20脚MUXOUT一并接到一个5针插头，以便与FPGA芯片连接，作为其输入输出控制接口;12脚Cc为补偿管脚，连一个电容接地;13脚Rset用来设置电荷泵输出最大电流的大小，电流大小由公式ICPmax=11.75/Rest决定，本电路中Rest=4.7 kΩ;14脚CN连一个电容接Vvco去耦;6脚VCO电源、21脚数字电源和2脚模拟电源分开放置，分别加去耦电容;其他的模拟地和数字地直接接地。

　　2.3 初始化设计

　　频率合成器ADF4360-4通过高速双模前置分频器P，5位脉冲吞咽可编程计数器A，13位主可编程计数器B和14位可编程参考R分频器共同决定主分频比，其输出频率为

　　。模拟电路中使用输入晶振为fi=11.289 6 MHz，数字电路部分输出GPS信号频率为12.5 MHz，经过推算可以设置频率合成器参数A=5，B=34，P=8，因此频率合成器输出本振信号频率为.f0=1 563.609 8 MHz。

　　频率合成器ADF4360-4内部有3个24位寄存器，R寄存器、C寄存器和N寄存器，由于寄存器是用来暂存指令和数据的，每次掉电后原来写入寄存器的数据也就丢失了，因此每次上电时，必须重新给寄存器写入数据才能获得所需的本振输出。通电时寄存器数据写入顺序是R寄存器、C寄存器和N寄存器，寄存器数据输入程序用VHDL语言编写，采用FPGA芯片来控制，其中3个24位寄存器的初始化设置值如表1所示。其中每个寄存器最末两位DBl和DB0用来决定目标寄存器，比如“01”代表R寄存器，“10”代表N寄存器，“00"代表C寄存器;R寄存器的DBl5～DB2用来设置14位可编程参考分频器R，N寄存器的DB20～DB8用来设置13位主可编程计数器B，DB6～DB2用来设置5位脉冲吞咽可编程计数器A，C寄存器的DB23和DB22用来决定高速双模前置分频器P，比如“OO”表示P=8，C寄存器的DBl3和DBl2用来设置输出功率大小，例如“10”表示频率合成器输出功率大小是-7 dBm，可以根据实际需要调整输出功率的大小。

　　ADF4360-4的3个寄存器数据写入是通过ADI公司的FPGA芯片PlC6Q240C8的3个双向I/O口来实现的，连接原理如图4所示，FPGA芯片的3个双向I/O口，分别连接ADF4360-4的LE脚、DATA脚、CLK脚，其中CLK为串行时钟输入，DATA为串行数据输入，LE为加载使能。ADF4360-4初始化时序如图5所示。首先由DATA脚在每个CLK的上升沿从MSB(最高有效位)开始依次写入24位移位寄存器中的数据，并根据LE脚的上升沿信号一次性将输入的24 b数据加载到目标寄存器，然后再进行下一个目标寄存器的初始化，其中C寄存器和N寄存器的赋值间隔应该大于5 ms。