CTS设计技巧：布线工程师如何充分“掌控”时钟信号？

总体图或是代表设计中所有时钟(含门控逻辑)的图非常有用。这要么是采用画图软件，要么是使用电路图捕获工具等使用软件产生的图，甚至还可以是手绘并存储为PDF文档或发送传真给布线工程师的图。此图抵得上尝试直接获得时钟格式的多次通话或电子邮件沟通过程中的千言万语。

由于图表可能会很复杂繁琐，就需要提供相应的简介文档，包括产生的时钟、任何时钟门控或复用图案的详情以及歪曲率平衡和延迟要求等方面的阐释。每种工作模式都需要这些详细信息，因为在插入时钟树期间必须应对每种模式。寄存器可能最后会提供用于功能模式的平衡，但如果我们不仔细的话，测试模式下可能极不平衡。

如果时钟使用DLL或其他宏或它通过门控逻辑，这些详细信息就在所必需了。如果有需要的话，有可能通过那些类型的宏来合成及平衡。对于门控逻辑而言，如果存在一个引脚通过一种模式来连接、但同单元的其他引脚采用另一种模式来连接的情况，走线工具将把这种情况识别为“重汇聚时钟”。虽然布线工具可以解决这些问题，但更好的解决办法可能是迫使工具在时间插入期间查看这个引脚而非其他引脚。业界软件工具中的CTS

业界软件遵循设计人员的规格及指引，以强大的工具推动时钟树合成。源自前工序的跟时钟树根插入点、延迟、歪曲率及过渡目标相关的信息以及用于门控逻辑、通过寄存器和跨域关系的详细信息能够直接移植到CTS工具中。然后布线工程师将自已判断要使用的缓冲器类型、优化迭代及间距、屏幕和金属层等布线要求。

在插入时钟树之前，能够使用走线来确保存在旨在用于平衡的端点。还能够提示及评估门控逻辑、时钟树根排除的分支、IO端点以及重汇聚实例。

时钟树可能仅包含缓冲单元或是系列反相器。如今的大多数技术拥有特别的时钟缓冲及时钟反相单元，这些单元提供平衡的上升及下降时间，以帮助确保占空比不被损及。还可以整合其他要求，如时钟树中等级或各个时钟单元的最大扇出。

结论

除了上文探讨的所有因素，布线工程师很可能还会尝试有时钟门控意识的布局、时钟布线指引及平面布局调整。CTS替代通常在极少调整歪曲率、延迟及过渡目标的情况下运行。试错法帮助提供极佳的协调。如果前工序理解CTS如何工作且在最开始就沟通时钟结构，那么布线工程师将能够更加得心应手地接手任务。日程中原本计划用于CTS的时间就可以用于微调及改善“你的时钟”，而非简单地尝试将其插入到“我的布线”。