展望未来 多核DSP技术不仅仅是小把戏
高性能处理器需要高性能外设，因此C6474集成了 Viterbi 与 Turbo 加速器，从而可大幅提高这些常用算法的处理效率。此外，该处理器还包含有几个串行器／解串器 (SERDES) 接口，如 SGMII 以太网 MAC (EMAC)、天线接口 (AIF) 以及 Serial RapidIO (SRIO)。每个内核都配有 32 kB 的 L1 程序存储器与 L1 数据存储器，可支持两种配置的 3 MB 总体 L2 存储器（每个内核 1 MB，或者 1.5 MB / 1 MB / 0.5 MB 的配置）以及TI速度最快、运行速率达 667 MHz的 DDR2 存储器接口，从而可对外设与处理器内核进行有益的补充。
然而，不可否认的是，多核DSP开发环境与单核DSP的开发环境毕竟还有很大不同，而且工程师对多核处理平台还是有一些担心的，其中如何更有效发挥多核DSP应用的性能是最主要的问题。
“这就涉及到TI提供的编译器系统，”郝晓鹏说。C6474评估板 (EVM) 包括两个C6474处理器，一个支持 EMAC、AIF 以及 SRIO SERDES 接口的高速 DSP 互联单元以及 Orcad 与 Gerber 等设计文件。此外，C6474 EVM 还提供具有 XDS560 仿真器的板载 JTAG 接头 (JTAG header)，并提供电路板专用的 Code Composer Studio™ (CCStudio) 集成开发环境 (IDE)。TMDXEVM6474 的定价为 1995 美元。此外，VirtualLogix™ 还推出了面向C6474的VLX™。VLX Real-Time Virtualization™ 软件使TI的 DSP 平台在运行 TI DSP/BIOS™ 内核执行传统 DSP 任务的同时，还可执行 VirtualLogix Linux™，从而无需添加专用处理器便可快速采用并集成通用网络、高级网络或控制功能。
不过，最终回到多核的市场，无疑是功耗与性能的决斗。
TI DSP也正是瞄准了这两大方向，C6474是瞄准高性能的多内核。另外一个分支则是瞄准低功耗多内核。
并非一蹴而就
正如被大家问到“多核DSP是否会代替单核DSP”时，郝晓鹏称要看具体应用场景，如果一个单核处理器已经足够，就没有必要再放一个多核处理器了。而且，各个DSP之间，在功耗、成本、单板面积都不适合多核DSP平台时，也要用分立的解决方案。
多年来蜂窝电话和通信行业中一直使用异质DSP（一个DSP内核和一个RISC CPU内核）。这些处理器的目标应用可以被很好地划分为适合DSP的信号处理任务和适合RISC CPU的控制任务。
但是，DSP芯片厂商都看好多核是未来DSP的趋势，并为此努力着。PicoChip很早前推出的picoArray架构就整合了多个相同的内核来支持高性能DSP，ADI的Blackfin BF561双核DSP也可以很好地执行两种任务。不过，ADI公司Blackfin应用经理David Katz表示，虽然“多内核是我们发展策略中的重要组成部分，但ADI在BF561后就没有推出过同类多核DSP设计。”
TI本身也于2007年年初推出了用于通信的多核DSP——TNETV3020，其主要用于高密度核心网络，采用6个DSP内核、1个开关矩阵和多种串行I/O通道，允许设计师针对通道格式转换等任务对设计进行配置。同样，音频处理也需要对多任务实现高性能处理，对此，飞思卡尔新款Symphony DSP56724和DSP56725 DSP采用了一种双核架构，允许开发人员分割处理任务，同时复用现有的代码。用于视频或混合音频与视频处理的多核DSP也已出现，例如Cradle Technologies公司的CT3616，Gennum公司的Voyageur以及Cirrus Logic公司的音频用多核DSP。
虽然大多数开发人员缺少划分软件的经验，而自动化工具支持也非常缺乏，同类多核DSP并未得到广泛应用。正如TI公司的Simar所说，“展望未来，我们可以发现，针对DSP的多核技术不会只是小把戏，它将变得越来越普及。”
评论