一种基于CPLD实现QPSK调制电路设计

　　3.1 电源模块

　　为电路提供5V电压的设计实现方案有多种，如采用USB提供5V电压也可以设计直流稳压电源。直流稳压电源的设计要先采用电源变压器经过整流电路然后滤波最后稳压这四部，设计实现起来相对复杂。设计中购买9V输出电源，将9V电源转化为5V电源。电路由一个7805芯片和2个电容组成，7805的1脚接电源电压输入，2脚接地，3脚经稳压后输出5V电压。C1、C2用来滤出纹波。

　　3.2 时钟信号模块

　　时钟电路模块由2个反相器构成反馈，配合1个电容和2个电阻使晶振起振，来产生一个4MHz的时钟。

　　3.3 基带信号产生模块

　　此模块的作用是产生五种基带信号(全0码、全1码、01码、7位M序列和15位M序列)。

　　3.4 D/A模块

调制模块调制出来的信号是数字基带信号，需要经过D/A转换为模拟信号，在设计中选用DAC0832实现D/A转换。

　　DAC0832输出的是电流，但要求输出是电压，所以电路还必须经过一个运算放大器转换成电压。

　　3.5 滤波模块

　　滤波电路在设计中采用的是一个压控电压源低通滤波器。其截至频率为50KHz,增益为2,K=5.

　　4.调制信号仿真

　　调制信号的仿真结果如下：

　　当输入0/1码时，由于寄存器y为2,所以循环输出电平为005A7FBF.FFBF7F5A仿真波形如图3所示。

　　图3

　　当输入15位M序列码时，由于寄存器y值是变化的，所以输出电平不是循环的，仿真波形如图4所示。

　　图4

　　5. 结束语

　　本次设计主要硬件模块有基带信号产生模块、调制模块、D/A转换模块和滤波模块，其中为简化设计系统设计供电模块采用了5V电池供电，基带信号产生模块和调制模块是设计中的关键点和难点，其基于CPLD设计，CPLD是一种整合性较高的逻辑逻辑元件。有高整合性的特点，故其有性能提升，可靠度增加，PCB面积减少和成本低等优点。