基于SoPC的FIR滤波器设计与实现

　　2.3 生成VHDL语言

　　完成FIR滤波器核配置后，便可得到设计好的滤波器，加入输入/输出信号，形成如图4所示电路。点击SignalCompiler，再选择Anal-yze，选择Sigle step compilation中的Convert MDL to VHDL，就可以生成对应的VHDL语言。

　　在QuartusⅡ中打开编译后生成的fir.qpf工程文件，可以得到滤波器的VHDL语言，其部分代码如下：

　　编译成功后，可以将其转换成元件。

　　2.4 系统功能仿真

　　在Matlab中，建立M文件，运用前面设置好参数所生成的FIR滤波器，打开FIR滤波器时域响应与系数值(time response & coefficeient vahles)。得到该滤波器的时域响应和系数值如图5所示，由该系数表确定滤波器，并进行算法级仿真，得到如图6所示的波形。

　　图6(a)为滤波前信号，图6(b)为滤波后信号。从仿真波形可以看出，经过FIR滤波器之后，高次谐波信号被很好地滤除了，达到了预定的设计目标。

　　3 基本FPGA片上系统的功能测试

　　设计目标器件选用美国Altera公司Cyclone系列FPGA器件中的EP3C25E144C8N芯片，通过开发工具QuartusⅡ对各个模块的VHDL源程序及顶层电路进行编译、逻辑综合、电路的纠错、验证、自动布局布线及仿真等各种测试，最终将设计编译的数据下载到芯片中，同时与单片机AT89C51结合，进一步进行数据的快速处理和控制，实现键盘可设置参数及LCD显示。经实际电路测试验证，达到了设计的要求。

　　4 结语

　　这种基于SoPC数字滤波器的设计与实现，不仅利用Matlab中的Simulink与Alterl DSP Builder工具确定FIR滤波器系数，不用编程，只需简单的设置，而且通过VHDL层次化设计方法，同时使FPGA与单片机相结合，采用C51及VHDL语言模块化设计思想进行优化编程，进一步完善了数据的快速处理和有效控制，提高了设计的灵活性、可靠性，也增强了系统功能的可扩展性。