从硬件角度讨论FPGA开发框架

　　这个层面的探讨需要对FPGA架构和资源的特性与功能有深入的认识。因此应该由经验丰富的FPGA设计人员参与完成。在这个阶段，您必须考虑与FPGA性能目标、潜在风险因素和FPGA资源利用率。

　　在FPGA架构定义阶段，您有可能会发现系统级需求和架构无法实现，或是对实现在FPGA中而言存在高风险。在这种情况下您必须重新评估和更新系统架构，以创建在FPGA中可实现的高级需求列表。

　　您应问问自己现有IP哪些可供使用，还必须创建哪些IP.此外，您还需要检查I/O需求，以及把时钟域和时钟特性映射到FPGA时钟资源的方法。其他关键问题包括：如何在FPGA上布局千兆位收发器(GT)资源;在SSI器件中是否已考虑到交叉SLR数据流;目标时钟频率对设计功能而言是否实际。最后，您还必须评估您设计的目标性能对选择的FPGA而言是否实际。

　　FPGA需求定义与划分

　　FPGA需求定义和划分阶段与系统和FPGA架构定义紧密关联并受这两个阶段的决策左右。FPGA需求定义指定义准备在FPGA中实现的详细需求，并用作明确的特性清单以供设计和测试工程团队设计、测试和实现。FPGA需求定义与系统和FPGA架构需求定义的不同之处在于FPGA需求是精确的。该清单定义了FPGA的细致要求，而不仅仅是系统的不同组件之间的功能划分，或是穿越FPGA的数据流之间的功能划分。

　　这个阶段的目的是清楚地定义FPGA工程团队确切能实现和测试的内容。在这个阶段，用户将把高级系统和FPGA架构需求转换成用于实现的具体需求。这样做能够带来双重好处。首先，单独定义FPGA需求能突出强调系统和FPGA架构的任何局限以及之前未曾考虑到或未曾预见到的状况。其次，该步骤将为FPGA设计的开发和测试的顺利执行铺平道路。

　　为适当地描述FPGA需求，您必须建立清晰且简明扼要的定义，以便提炼成单独的需求。我们建议为各项需求添加标签或序号，使用易于判断其能否实现的简短描述来定义各项需求，避免用高级含糊的需求用语。只要足够清晰扼要，您可以使用任何行业标准格式或专有格式。

　　避免使用含混或界定不清的用语，例如“快速”或“小型”。应坚持使用有明确目标的用语，如“400MHz”或“4.2K触发器”。这样定义的目的旨在确保将文档分配给之前不了解系统或FPGA架构的开发工程团队进行实施时不再需要反复澄清。您需要检查每个需求是否表述清楚、简洁、明确且是否包含了所有必需的信息以避免反复澄清的必要。此外，还应该注意需求中是否包括管脚和I/O定义?是否所有的高级需求都已经分解为基本设计要素?未参与早期系统架构定义的设计团队是否能够使用这些需求开发FPGA以及最后测试与验证团队是否能使用该文档开发测试平台和制定测试方案，明确验证每一项需求是否通过。

　　FPGA设计规划

　　该框架的这个阶段用于为FPGA硬件的实际开发制定规划，确保各项特性及开发工作的完成与整个产品开发的其他部分协调一致。

　　这个阶段的目标是适当地把当前的系统级需求、FPGA级需求和架构体现到开发规划中。在通过前面介绍的规划阶段之后，现在开发团队一般会面临两种情况。

　　第一种情况是系统与FPGA架构以及需求理解良好，描述详尽，最终，FPGA设计开发阶段(即HDL编码)和测试开发阶段(仿真、测试台)基本无需修改设计需求，顺利执行。

　　第二种情况是系统架构和FPGA需求仍然处在变动中。这样的设计会在设计开发周期和测试开发阶段面临众多变数和修改。

　　虽然人人都想得到第一种情况的结果，但往往却不能成功，最终落入第二种情况的境地。很明显，这种情况更加难于管理。

　　设计规划的总体目标应是在开发周期的这个阶段实现第一种情况。在第一种情况中，FPGA的开发简单直观，只需为实现和测试设计特性安排进度计划。

　　在第二种情况中，最重要的管理工作是确保落实充分理解的流程，以便评估和决定应该进行哪些修改以及每种修改为总体开发进度计划带来的影响如何。这里可以运用多种项目管理理念和技巧。最重要的一点是完成上述修改评估和影响评估。

　　就专门的FPGA规划和开发而言，FPGA的优势之一在于能够多次修订硬件平台和多次把硬件平台下载到原型PCB上。设计团队应充分发挥这一功能的优势。因此建议的开发规划是逐渐把特性添加到能够工作的设计中。其思路是从能够实现主要通信接口的基本设计出发，无需实现全部需求就能工作。

　　这样做能够带来双重好处。首先可以确保随时有一个可工作的设计，您可用来调试PCB和更大型系统。其次，调试实际的FPGA设计会简单得多，因为可以检查新添加的特性，确保新添加的特性不会干扰或中断当前可工作的设计。

　　与FPGA设计开发同步，同样重要的是为实现的FPGA设计准备良好的仿真环境规划。投资开发稳健可靠的仿真环境，就可以复制现实数据流，在仿真中重现出错条件，迅速隔离和判断根本原因，从而不仅能减少设计缺陷，还能显著缩短实验室调试时间。

　　开发稳健可靠的测试仿真环境和开发FPGA本身一样复杂，需要视同开发FPGA一样规划和考量。