千兆采样ADC确保直接RF变频

　　JESD204B提供了一种通过较少数据通道高速输出数据的方法，且不会出现许多高速LVDS通道面临的匹配时序电路板复杂度问题。由于通过JESD204B发送的数据是经过基于嵌入式时钟和控制字符进行帧传输的，对较少的串行通道数进行路由时，相比LVDS所需的时序偏斜要求宽松得多(图2)。因此，无需花费大量时间调整系统PCB上每一个I/O的输出时序。

　　此外，JESD204B提供辅助数据的说明性“控制位”，可附加到每一个模拟样本后，帮助对下游处理进行特征化。通过这种方式，可对每一个样本标记触发时间戳和超范围条件，以便后端FPGA获得更多数据对齐及有效性信息。

3 超范围检测

　　调整模拟输入信号的幅度时，自适应增益算法很重要，因为饱和ADC输入实际上使系统无力解读信号。理想情况下，增益适应反馈环路应当尽可能快。无论高速ADC输出是基于LVDS还是采用JESD204B，此数字输出引入的延迟常常会因为等待时间过长而无法接收饱和数据、检测问题以及响应条件。

　　针对这个问题，一种解决方案是在ADC内核中使用可变电平比较，并在发生超范围条件时直接发送一个即时输出标志。这种技术避免了较长的后端输出级延迟，缩短了放大器的反馈时间，实现了更快的自适应增益周期。除了这一“快速超范围检测”输出，可使用JESD204B接口在超范围样本上附加报警位，让下游系统处理就数据作出适当决策。

4 调谐、滤波和抽取：如何处理数据

　　宽带ADC具有宽带采样的优势，但也可能会提供超过某些应用需要的数据。对于无需观察大频谱的高采样速率系统，数字下变频(DDC)允许采用子采样和滤波策略，以便抽取从GSPS ADC输出的数据量。然后，下游处理便可观察到频谱的较小部分。

　　在信号链上，通常将DDC部署于ADC之后。这不仅会消耗更多的FPGA资源，还要求在ADC和FPGA之间以全带宽进行传输。 DDC滤波可在ADC内部完成，无需将采样数据发送到FPGA进行处理，因此仅需总带宽的八分之一或十六分之一。

　　配合频率合成数控振荡器(NCO)使用时，可采用精确的分辨率调谐转换器DDC滤波器在带内的准确位置。这样可支持较低的输出速率，无需移动或处理FGPA中的大量干扰数据。提供两个DDC时，每一个DDC都有唯一的NCO，它们可以在频谱范围内进行交替步进，以扫描预期信号而不丢失可见性。这在某些雷达应用中很常见。

　　ADI公司的12位、2.5G sample/s ADC AD9625-2.5在宽带宽范围内具有超过–75-dBC的SFDR，噪声频谱密度为150 dBFS/Hz(图3)。ADI的专有技术可实现该性能而不产生采样速率超过1.5 Gsamples/s的千兆赫ADC中常见的交织伪像。集成宽带频率调谐器的可选双通道抽取下变频滤波器路径可观察全频谱带宽的八分之一或十六分之一，且每一条路径都有独立的10位NCO放置分辨率。

　　AD9625使用最多八条JESD204B输出接口通道，因而放宽了LVDS对中常见的匹配走线路由所面临的布线挑战。此外，设计人员还可充分利用JESD204B的优势，比如低引脚数输出、谐波帧时钟、每个样本的控制位信息，以及确定性延迟。