基于DSP+FPGA结构的小波图像处理系统设计

　　 小波分析是近年迅速发展起来的新兴学科，与Fourier分析和Gabor变换相比，小波变换是时间(空间)频率的局部化分析，它通过伸缩平移运算对信号逐步进行多尺度细化，最终达到高频处时间细分和低频处频率细分，能自动适应时频信号分析的要求，从而可聚焦到信号的任意细节．解决了Fourier分析不能解决的许多问题。

　　 目前许多小波算法的软件实现已经很成熟了，但是很难达到实时性的效果。而在硬件方面，随着数字信号处理器(DSP)和现场可编程门阵列器件(FPGA)的发展，采用DSP+FPGA的数字硬件系统显示出其优越性，可以把二者的优点结合在一起，兼顾速度和灵活性，因此DSP+FPGA结构正愈来愈得到人们的重视，应用的领域也越来越广泛。

　　 DSP+FPGA系统最大的优点是结构灵活，有较强的通用性，适合于模块化设计，从而能够提高算法效率；同时其开发周期较短，系统容易维护和扩展，适合实时信号处理。所以本文介绍的系统设计就是基于DSP+FPGA结构的小波图像处理系统。

　 1 图像处理系统的组成

　　 1．1 系统整体硬件构架

　　 DSP+FPGA系统的核心由DSP芯片和现场可编程门阵列FPGA以及外围的辅助电路，如存储器、先进先出(FIFO)器件及Flash ROM等组成。外围电路辅助核心电路进行工作。DSIP和FPGA各自带有RAM，用于存放处理过程所需要的数据及中间结果。

　　 Flash ROM中存储DSP执行程序和FPGA的配置数据。FIFO器件则用于实现信号处理中常用的一些操作，如延时线、顺序存储等。系统方案考虑了系统处理的实时性、硬件系统的规模及系统调试的难度等因素，其整体框架如图l所示。

　　 1．2 处理器简介

　　 ADSP-BF535(简称BF535)是美国AD公司和Intel公司于2001年底联合推出的一款定点DSP，属于Blackfin系列产品。BF535具有RISC指令结构，运作高效，性能优异，主频最高工作在350MHz。有两个40位的乘加器和两个32位的算术逻辑单元，四个8位的视频处理单元，十六个地址寻址单元。

　　 DSP内部集成了308KB的RAM，并有丰富的外部接口，如SDRAM、PCI、USB、SPI、同步和异步串口等。芯片内部设计了“看门狗”和多种定时器，可充分满足软件工程的稳定性设计要求。而且BF535可动态地控制电压输入，调整运行频率．减少芯片功耗，十分适合于移动产品的设计。

　　 1．3 外部存储器的设计

　　 Blackfin DSP的结构体系将存储器构造成统一的4GB地址空间，用32位地址寻址。包括内部存储器、外部存储器、PCI地址空间和I／O控制寄存器在内的所有资源，在这个统一的地址空间中独自占据各自的一段。

　外部存储器通过外部接口总线进行读取。该接口提供一个无缝连接，最多可接4个SDRAM和4个异步存储装置(Flash、EPROM、ROM、SRAMq及存储映射I／O装置。

　 存储器的设计首先要考虑存储器的速度、类型、容量是否能满足运算要求以及性价比如何。本系统中扩展了外部存储器，用到了SDRAM(用来在算法运算过程中对图像数据的缓存)。与PCI33兼容的SDRAM控制器最多可以设置为四个地址空间相连的SDRAM存储块，每个存储块的大小可为16～128MB，所以最高可访问512MB的RAM。每个存储块都可以独立配置，并且与邻近块连续而不必考虑存储块的大小和位置。

　　 这使得内核可以把所有SDRAM都看作有单一、连续的物理地址空间。本系统中ADSP-BF535与SDRAM的接口如图2所示。

　　 异步存储器接口选用了双端口RAM作为图像数据从FPCA到DSP之间的传输，通过对DMA控制寄存器的设定，图像数据以DMA方式向DSP传输。选用F1ash作为程序存储器。BF535与Flash的接口如图3所示，系统上电后程序从Hash以DMA方式自举到内部程序RAM中，应用程序在内部程序RAM全速运行。

　　 1．4 模/数转换部分

　　 高速A／D变换对采集到的信号数字化后，将模拟图像信号转换为数字图像信号，存入图像存储器中。A／D变换器采用AD9042，其最高采样频率可达40MHz。精度为12位，输入信号范围为