意法半导体的可配置系统级芯片系列的第一款产品问世
——
全球系统级芯片技术的领导者意法半导体今天宣布可配置系统芯片IC系列的第一款产品制造成功，该产品适合各种应用，包括打印机、扫描仪和其它嵌入式控制应用的数字引擎，同时ST还为客户提供了一个覆盖现在和未来需求的完整的产品开发计划。
新器件基于ST的“结构化处理器增强型体系结构”（SPEAr），集成一个ARM核心和一整套IP（知识产权）模块和一个可配置逻辑模块，快速定制关键的功能只需全定制化设计方法的一小部分时间和成本，而且灵活性与性能可与全定制化设计方法媲美。
这个产品系列基于工业标准的ARM核心，最大化了现有硬件和软件模块的使用率。芯片的架构包括多种经过实践证明的互联、存储器接口和高性能总线系统的IP模块。最后，一个定制化的嵌入逻辑模块允许开发优化的解决方案，针对特定的市场，用户可以在ASSP（专用标准产品）内添加各自专有的IP，无需对ASIC进行完整的设计。
ST计算机系统部总经理Vittorio Peduto,说：“SPEAr在市场上是一个新的概念，这个创新的产品系列允许用户轻松拥有最新的技术以及优异的性能和全定制化设计，缩短了全ASIC设计方法的高度灵活性与ASSP的低所有成本方法之间的差距。这种概念将设计周期压缩到几个星期，由于采用电子束制造原型，周转时间缩短到几天，而且NRE（一次性费用）成本非常低。从最终的RTL生成后的六到八周内，产品即可开始量产。SPEAr技术让应用产品拥有前所未有的上市时间，对于如此的复杂程度和高性能，这么短的上市时间在过去是根本不可能的。”
新器件包括：一个192MHz 的ARM946ES核心以及8千字节的数据高速缓存、指令缓存、数据TCM（紧密耦合内存）和指令TCM；三个USB端口（包括主机端口和设备端口）；一个以太网MAC；16通道8位模数转换器；一个I2C接口；三个UART；内存接口，400,000可编程等效逻辑门。
该系列的第一款产品的样片现已上市，批量订购的价格区间是13美元，全套的评估板要等到9月份才能出货，ST已设计出一个特殊的双模开发环境，用户可以利用一个外部FPGA开发验证解决方案，然后将其映射到芯片的可配置逻辑模块内，这种方法既简便又快速。此外，为了提高开发过程的灵活性，ST还将提供一个简化版的开发环境，针对任何该系列中的任何一个芯片，可以完全删除可编程逻辑。
评论