一种基于PCI总线和DSP技术的虚拟仪器设计

PCI分配资源的数据来源是通过外扩的EEPROM来实现的，根据PCI9052接口芯片的要求，选用Microchip公司支持三线串行接口的EEPROM。在电源上电期间，PCI的RST#信号复位PCI9052内部寄存器。而PCI9052也输出局部复位信号(LRESET#)并检查是否存在外部EEPROM，如果存在并且第一个16位字不是FFFFH，则PCI9052加载EEPROM中的数据到PCI9052的内部寄存器中;否则默认值被使用。PCI9052配置寄存器仅能由EEPROM或PCI主机处理器写。在EEPROM初始化期间，PCI9052用RETRY信号来响应 PCI目标访问。图3给出了本设计中EEPROM(93CS46)和PCI9052的连接电路图。

　　图3 EEPROM和PCI9052的连接电路图

　　EEPROM中配置的主要信息包括：设备识别号、供应商代号、四个局部总线空间的大小以及空间的基地址等。可以事先通过编程器将配置信息写入配置EEPROM中，也可在系统启动后用PLXMon对EEPROM进行操作。

　　2 系统控制逻辑的实现

　　由于CPLD器件掉电后可保存芯片内部程序，无须烦琐的重复烧写，因此本设计采用Altera公司的 CPLD器件，作为PCI接口芯片及存储芯片的逻辑控制。考虑到需要使用局部地址/数据各16根线，控制信号线22根，还要为数据采集电路预留些I/O引脚，最后决定采用144脚TQFP封装的EPM3128。