可配置可扩展的处理器内核

　生产商：泰思立达　Tensilica

　产品说明：

用于系统级芯片（SoC）设计的可配置且可扩展的处理器内核Xtensa VI使用Tensilica认证的XPRES编译器,设计者将用标准ANSI C/C++写的需要优化的原始算法输入到XPRES编译器,结合Tensilica自动化的处理器生成技术,自动的生成一个寄存器传输级（RTL）硬件描述和相关联的软件工具链。XPRES编译器自动决定那些函数应该被硬件加速并生成一个全面的针对那些函数的软硬件的解决方案。XPRES编译器自动生成所需的RTL代码,这些代码经过架构事先验证为正确的。生成的硬件模块可以在一个小时以内以一个事先验证的,专为特定应用优化了的Xtensa VI处理器内核的方式电子交付。由Xtensa VI处理器内核架构生成RTL的正确性消除了由手工生成的不可编程模块所带来的验证难题。XPRES编译器使设计者能够快速的对不同的配置进行评估,在尺寸、速度和功耗间做出取舍。它同时保留了C代码的可移植性,生成的Xtensa VI处理器可用于一系列相似应用的软件代码。由于自动生成的C/C++编译器与那种特殊的配置相关,所以相似的代码无需修改也能够得到加速。

与XtensaV相比,Xtensa VI功耗降低了25～30%。由于Xtensa VI处理器中同时采用了细粒时钟选通和粗粒时钟选通两种技术,因此功耗很低,可以满足手持设备对低功耗的要求。前者在没有需求的条件下关闭掉处理器的小部分的电源,后者则关闭大部分芯片的电源。例如,当一个处理器活动,如一个缓存行的填充发生时,考虑到有用功耗,处理器生成器自动采用粗粒时钟选通。