超越 SoC 的设计创新

　　此外，这种方案从软件开发人员的角度来说也非常重要。以编写编写存取或控制外设器件的软件为例，我们需要全面了解器件在底层硬件级上的工作情况，其中包括需要哪些器件寄存器、采用哪些器件专用的命令、使用哪些通信协议，以及如何处理中断等。

　　为了满足这一需求，可以在层栈管理器中标准化的硬件接口层中添加驱动层与应用层的驱动软件。与 Wishbone包装内核相似，也可在构建时间时将这些驱动层下载到FPGA中，为您解决低级硬件接口连接的复杂性问题。

　　相反，许多硬件开发人员也拥有充足的编程知识完成应用软件开发，但是他们受阻于操作系统、通信协议栈、用户界面框架等方面的知识。上述层与驱动系统移除了这些障碍，它将软硬件设计联系了起来，从而使所有工程师都能够在现有的技巧基础上开发出更高级的产品。

　　可编程单元

　　此外，FPGA的高灵活技术也是可通过将软件程序与算法转移到硬件中来最大限度发挥其加速作用的理想环境。FPGA开发环境中的 C 到硬件转换可以是一个动态过程，而不是 ASICSoC备选方案那样的固定预设过程。软件设计和 FPGA 设计共存于同一环境时，选定的软件功能可在 FPGA 硬件中“复制”为相应的协处理器。可以随时启用备用选项来判断性能的改善情况。

　　除了将并行处理等功能带到软设计区域的明显优势之外，还可充分发挥 FPGA 物理器件引脚的固有可编程特性优势来降低电路板布线复杂性，并简化外部连接。

　　例如，通常情况下，在实际布局中物理器件的放置会使 FPGA 与外设之间的连接极为复杂，这在一定程度上与 BGA 封装的高密度有关，我们可通过 FPGA的本身解决这个问题。这里可采用 FPGA 的引脚的重新分配与内部布线来解决电路板布线的技术难题，还可以降低电路板空间占用与板子的层数要求。这一理念同样依赖于在平台层面上互连的软件-硬件-FPGA 开发环境，只有这样才能支持硬件 FPGA 域之间的智能与自动引脚交换。

　　这里我们确实需要从根本上解决超越传统SoC设计方法限制的问题。要想实现本文所描述的系统，就需要可将所有设计进程集中在同一领域的高级设计系统。通过统一设计应用，采用整体设计的统一数据模型，就可消除嵌入式软件、可编程硬件以及物理硬件等不同设计领域之间的分割。

　　用来实施的单纯SoC设计方法与传统系统都有极大的局限性，不能充分发挥 FPGA 的潜力。系统设计必须超越当前这种不灵活的分离式设计方法，让 FPGA(实际上是多个 FPGA)成为整体设计的可再编程中央平台。

　　只有在统一的产品设计环境中采用这种方法，设计应用软件才能提高可移植性，实现软硬件的真正协调设计，而且在了解相关要求后在设计周期后期决定重要硬件。这样创建出来的具有高度灵活性的动态设计环境，可以帮助更多工程师创建出极具竞争力的特色创新电子产品。