基于Actel FPGA的多串口扩展方案

　　3. 时序操作

　　(1) 基于SPI的读写

　　本设计的SPI扩展多路UART中，SPI读写操作与标准的SPI从设备的读写方式是完全一致的，设计采用时钟上升沿发送数据，下降沿采集数据的方式(CPOL=0，CPHA=1)。SPI写A串口的操作时序如图3所示。

　　SPI读取UART接收完成的帧数据时序比较简单，主要是在SPI空闲状态时(SPI设备既不发送也不接收数据的状态)，当UART帧接收完成标志信号有效时把UART接收完成后的并行数据传递到SPI发送寄存器。SPI读UART时序如图4所示。

　　(2) 基于并行总线的读写

　　基于并行接口的多串口扩展设计中，并行总线采用的是Intel总线时序。并口读取UART接收寄存器的时序如图 5所示。在读操作时，首先根据中断信号来读取中断寄存器的数据并判定产生中断的是哪路UART，然后再读取数据。读信号至少有效五个时钟周期的时间，两次读操作的时间间隔必须大于两个时钟周期的时间，才能保证数据读取正确。

　　并行接口写UART如图6所示。在并行接口写UART发送寄存器时，写脉冲至少保持一个时钟周期，在写脉冲的上升沿过后，地址、数据和UART的片选信号必须至少保持一个时钟周期。且两个相邻的写操作之间必须间隔5个以上的时钟周期，这样才能确保数据能正确写入寄存器中。另外，写UART发送寄存器前必须进行中断查询，中断数据有效后就读取中断数据并进行判断，然后进行写操作。

　　在并口写UART的时序中，clk为系统的时钟，uart_sel为UART片选信号，当uart_sel=00时为选择写入A串口，当uart_sel=01时为选择写入B串口，当uart_sel=10时为选择写入C串口。wr是写信号，高电平有效，由于采用了双向的I/O设计，并口不能同时进行读写，因此在写信号有效的时候，读信号rd必须置为低电平的无效状态。

　　4. 小结

　　本文主要介绍了基于ActelA3P030的多串口扩展设计，可实现并行总线或SPI接口的UART扩展，该方案具有体积小、低功耗、低系统成本、高度可靠性和安全性以及高度的设计灵活性等特点，是在多串口应用中取代其他花费高昂成本的专用UART扩展芯片的最佳解决方案。我们有着一个接近30人的FPGA团队提供强有力的售后服务和技术支持，解决用户在产品使用和研发过程中遇到的困难。若有更多的需求可以与我们联系，我们将会竭诚为您服务，敬请关注下期的FPGA专题技术讲座。