如何让7系列FPGA的功耗减半

为FPGA量身定制的 HPL 工艺

　　在开发去年推出的 7 系列FPGA的过程中，赛灵思评估了多种28nm代工工艺，最终选择与台积电合作，共同开发一种专门适用于FPGA的工艺。这种名为高性能低功耗 (HPL) 的新工艺采用高介电层金属闸 (HKMG) 技术，可大幅地降低晶体管的漏电流并实现功耗和性能的最佳组合。赛灵思公司的产品管理总监 Dave Myron 表示，在 HPL 工艺技术问世之前，赛灵思和其他 FPGA 公司必须在给定代工厂的低功耗 (LP) 工艺和高性能 (HP) 工艺抉择。LP 工艺用于性能较低的移动应用，而 HP 工艺则是专门为高性能图形芯片和 MPU 开发的。

　　Myron 说：“这两种工艺对 FPGA 来说都不理想。如果选择 LP 工艺，性能就是问题，如果选择 HP 工艺，功耗就会超过预期。这两者虽然有回旋余地，但不能满足我们的需要。”

　　Myron 继续道，FPGA 已经在大量应用中得到广泛使用，“但它们还不能完全满足图形芯片的性能要求以及商用移动电话中的 ASIC 的极低功耗要求。”Myron 说，通过共同研发 FPGA 专用工艺，台积电和赛灵思找到了兼具高速度和低漏电流的晶体管理想组合。Myron 表示(见图 1)：“采用 HPL，我们能够定制工艺，使其处于 FPGA 应用的性能及功耗要求的理想平衡点上。由于我们的器件能够不偏不倚地满足性能-功耗要求，这意味着客户不必走性能或功耗的极端，从而让设计能够发挥最大的功效。”

　　图 1：HPL 工艺处于 FPGA 应用的性能及功耗要求的理想平衡点上

　　图中文字：

　　性能 功耗

　　专门针对 FPGA 优化的 28HPL 工艺

　　性能更高

　　漏电流更少

　　专门针对 FPGA 优化的 28HPL 工艺

　　Virtex-7

　　Kintex-7

　　Artix-7

　　Stratix-V

　　28HP 最适用于 GPU

　　Arria-V

　　Cyclone-V

　　28LP 最适用于移动电话

　　性能下降

　　漏电流更高