将ARM AXI4用于FPGA 把恒星装入瓶中

　　同时，ADC 以 DDR 格式提供数据，即数据在时钟上升沿和下降沿均有效。要把这些数据恢复为单数据速率 (SDR)，需要使用被硬连线在 I/O 焊盘上的 IDDR 原语。它有一个单数据引脚输入，两个数据引脚输出。我们使用 SAME_EDGE_PIPELINED 属性，保证数据同时在两个引脚上都有效，这样可以减少其它逻辑。这样做会增加一个时延周期，但对我们来说这点时延可以接受。

赛灵思架构另一个对我们有帮助的功能是FPGA夹层卡 (FMC) 接插件。严格地说，这并非是FPGA的一项特有功能，而是FPGA板的一项特有功能。即便如此，经实践证明这是一项非常有用的功能，能够与 Virtex-6 有效配合。FMC 接插件包含高频时钟引脚，可以连接到 ML605 板上 Virtex-6 的时钟功能引脚上。这样可以通过 FMC 把时钟信号发送到 FPGA 中。这种做法的优势在于我们只需要一个时钟进入点。

使用赛灵思工具套件

赛灵思提供了许多有助于 FPGA 系统开发的工具。我们用过的不在少数。

　　我们使用项目浏览器进行手动 VHDL 和 Verilog 编码。此外，可以利用其图形界面生成“原理图”，用于可视化地创建逻辑。不过我们发现项目浏览器是一个底层工具，虽然我们可以轻松地完成触发器(单数位)运算，但扩展到更大数位的运算就会变得相当复杂。我们发现 项目浏览器对底层时钟设计最有用。它能够让我们准确地控制由哪个时钟驱动特定的逻辑。

　　对于高级逻辑设计，我们使用系统生成器。它特别适用于逻辑由单一时钟频率驱动的设计(但不局限于这种情况)。系统生成器使用简单，能够访问大量 IP 核，比如 FFT、除法器生成器和滤波器。另外，可以把逻辑轻松地连接到 MicroBlaze 处理器中，用作读/写寄存器和共享存储器。该工具能够自动创建外设核心 (PCore)，并将其添加到 XPS 项目中。

　　我们使用 CORE Generator™ 调节 ADC FIFO 的参数。FIFO 必须是 256 位宽度，写入时钟125MHz，读取时钟 200MHz。我们把最后生成的 NGC 文件导入到 XPS 中用作 PCore。我们通过创建必要的 .mpd、.pao 和 .bbd 文件来手动完成这项工作。

　　Impact 工具可以帮助我们对 FPGA 编程，还能生成 SystemACETM 文件，用于将固件永久存入压缩闪存 (CompactFlash) 中。压缩闪存的工作非常可靠，但值得注意的是它会给我们的系统提出一项额外的要求(见下面的 SDK 一段)。

　　由于我们需要在我们的系统中植入 MicroBlaze 处理器，因此我们需要可创建该处理器系统的工具，即赛灵思 Platform Studio。XPS 是一种全面的工具套件，可以让用户创建以处理器为中心的系统。在它的帮助下，用户可以借助向导来建立所需的链接。用户还可以使用 Create IP 向导植入由 CORE Generator 生成的 IP 核。它现在还包含高性能 AXI4 片上互联。

　　最后，我们使用赛灵思软件开发套件 (SDK) 来开发运行在处理器上的程序。实际上，开始的时候我们只需要运行一个程序，就是 SREC 引导程序。由于压缩闪存使用的是 FAT 文件系统，所以用于访问 SREC 程序(也在闪存上)的库文件会使生成的可执行文件变大。我们需要停止调试，进行优化，并使用“mbstrip –g ”作为编译后命令，来缩小文件的大小。即使完成所有这些步骤后，我们得到的仍然是一个比较大的 91Kb 的可执行文件。因此，我们必须增加内部 BRAM，才能使用这样大小的可执行文件初始化比特流。

　　另一个需要解决的问题是 Virtex-6 的编译时间太长。赛灵思的软件 PlanAheadTM 能够有力地帮助解决这个问题。我们准备让 PlanAhead 发挥出极致，来缩短编译时间。

　　我们对新型 Zynq™-7000 可扩展处理平台的新功能感到欢欣鼓舞(见第 75 期 Xcell 杂志的封面报道)。不过，Zynq 是否会淘汰 MicroBlaze，还是 MicroBlaze 能够凭借其自身的软特性和 10 余年的开发基础继续生存下去，都还有待观察。将来的缓存一致型多处理器 MicroBlaze 系统能否超越 ARM® 双核 CortexTM-A9 MPCoreTM 的性能呢?Zynq 或MicroBlaze 的物理地址扩展能否促成地址空间超过 32 位的更强大的系统，从而实现 4Gb以上的 RAM 呢?我们只需等待，看时间如何回答这个问题。

尖端系统

　　最后，我们采用最先进的赛灵思技术，开发出了一套在 FPGA 领域中处于尖端地位的全功能数据采集系统(见图 5)。它的实时采集速度可达 10Gbps(或者 80Gbps)，而最后的成本只有不足 1.5 万美元。我们希望这项技术能够用于世界上最大的聚变实验项目，比如 ITER 项目(图 6)。

　　图 6：该 ITER 托卡马克装置目前正在法国南部建造，建成后能够产生 500 兆瓦巨变能，可为聚变电站的建立打下坚实的基础。

　　聚变能是人类试图克服的最艰巨的技术挑战之一。FPGA 凭借其在各个方面独特的优势，正在帮助我们攻克这个难题。我们的聚变研究设备使用最先进的 AXI4 互联技术和赛灵思工具流程，通过融合 Virtex-6 FPGA 的性能优势，能够在小巧紧凑的系统上实现极高的数据率。

　　这个新网站(http://fusion.phys.tue.nl/fpga/doku.php)将成为沟通思路和交换材料的绝佳场所，可帮助人们更好地将 FPGA 技术应用于聚变设备的开发。