STM32-F2系列微控制器
- 有3条内核总线的ARM Cortex-M3内核
- 2个DMA控制器
- 高速 USB主设备控制器
- 10/100以太网 MAC控制器
上图中的黑点代表在这个7层总线结构中总线主控制器与从控制器的全部接口。为提高系统的能效，SRAM存储器被分成两个存储区SRAM1和SRAM2，SRAM1用于保存基本协议栈和变量，而SRAM2则用作通信外设的帧缓冲区。以太网和USB外设都占用了几千字节的FIFO存储空间，而且分别拥有一个各自专用的DMA控制器。
除多个SRAM分区外，该系统还有两个AHB总线从控制器。同样地，这样的配置准许不同的总线主控制器并行处理和同步访问不同的高速外设，例如，加密处理器和通用输入输出端口。AHB从控制器和DMA控制器都是双端口，这样设计准许在AHB总线上直接连接DMA控制器与高速外设，避免在总线矩阵和二级高速至低速桥上因延迟而降低性能。
外部存储器接口又称“静态存储控制器”，可直接连接不同的异步和同步存储器、NOR/NAND闪存、SRAM、伪SRAM，甚至还能连接一个液晶显示器控制器，外存接口总线频率最高60MHz，还能通过指令总线(I-bus)获取CPU内核指令。
存储器加速器
意法半导体的自适应实时(ART)存储器加速器(如上图所示)可让Cortex-M3内核释放最高的处理性能，虽然闪存本身需要等待状态，但是，引入这项技术后，STM32-F2以120 MHz的速度从闪存执行代码无等待状态。
存储器接口是128位宽，每次可取4-8条THUMB2指令。如果执行线性代码，因为预取指功能，即便闪存速度只是内核的四分之一，代码执行也不会出现等待状态。
然而，如果执行转移或跳转指令，需要立即取出转移或跳转目标地址的数据，这样，存储器的等待状态会增加系统开销，这就是ART及其64项高速指令缓存发挥作用的地方。如果非顺序指令第一次出现，这条指令将从存储器中取出并保存在64项高速缓存的一个存储项内。在下一次出现时，该指令将从高速缓存中直接取出，没有等待状态。
评论