新闻中心

EEPW首页>嵌入式系统>设计应用> 带有时标的嵌入式语音信号录取系统设计

带有时标的嵌入式语音信号录取系统设计

作者: 时间:2013-04-17 来源:网络 收藏

Audio控制器由有限状态机(FSM)、数据缓存器(FIFO)和总线接口三部分组成,如图2所示。FSM完成WM8731数据读写的控制、FIFO读写与存储状态控制以及总线接口控制。FIFO用来缓冲WM8731采集得到的数据,防止数据丢失,并使系统工作在异步模式,大大提高了CPU的工作效率。总线接口作为桥梁,用以连接和FIFO。

本文引用地址://m.amcfsurvey.com/article/148063.htm

b.JPG


2.3 数据存储系统的设计
为了实现大容量数据存储,本采集系统选用当下比较流行SD卡作为存储介质。由于SD卡采用的是串行读写方式,时序较为复杂,且其数据量较大,故采用Verilog编写了SD控制器,其结构如图3所示。Avalon Interface FSM与Avalon总线相连接,用来完成控制器与处理器通信;SD Card Interface与SD卡相连,完成数据的串/并转换和时序控制。

c.JPG



3 软件程序设计
本采集系统软件在Nios EDS环境下进行开发,由于程序中只有一个线程,结构比较简单,故并未采用操作系统。主程序在完成各个模块初始化后进入等待状态,GPS的串口数据、PPS触发信号和按键触发信号采用中断形式,利用中断服务子函数完成各项功能。
3.1 时间信息的解析
由于GPS接收机M12MT具有多种数据输出格式,其中时间格式默认为为格林威治标准时间,故为了保证数据解析的正确性,在系统启动后首先对GPS接收机进行初始化,使其时区设定为GMT+8,每秒钟串口输出一组数据,格式采用@@Eq形式。
由于UART控制器每收到1个字节即产生一个中断,故处理器首先需要对接收到的数据进行缓存,当收到5个字节后判断是否是报头,如果是报头就继续接收,否则计数器清零并重新进行缓冲。在报头解析正确后,处理器将所有报文依次接收并存储到缓冲区中,缓冲区中的前18位即是时间数据,其格式为mm,dd,yy,hh,mm,ss。
需要特别说明的有两点:第一,由于每一秒的PPS信号早于串口数据的输出,故处理器需要对接收到的时间加1 s,而后利用下一个PPS信号进行触发;第二,GPS接收机在锁定3颗以上卫星时时间数据才具有可靠性,故需要判断报文中的fix标志位,如果fix位是1,这表明卫星已锁定,时间信息可靠,PPS信号可以作为触发信号。
3.2 采集数据的封装
Audio控制器输出的数据是按照采样时刻先后顺序生成的一系列二进制数值点,为了加入起始时刻的时间标志,同时便于评估系统进行后续处理,本系统对采样起始时刻和采样数据进行封装。首先将采样数据封装成WAV文件格式,加入相应的格式标志、采样率、采样精度、声道数、数据长度等信息,然后再在WAV文件的前面加入二进制的时间信息形成DAT格式文件。评估系统通过DAT文件中的时间信息和WAV文件中的采样率等信息即可计算出每个采样点的绝对时间。
3.3 文件系统的引用
为了提高SD卡存储的兼容性,便于通用计算机对SD卡的写入和读取,本系统利用FAT文件系统对SD卡进行读写操作。由于处理器中没有使用操作系统,故需要自己移植文件系统和编写底层驱动函数。
系统中的文件系统采用层次结构设计,共分为3层,即硬件描述层(HAL)、功能层和应用层。硬件描述层完成SD卡检测、控制命令的写入、数据的读写等功能;功能层完成块数据的读写、查找、替换等功能;应用层完成格式化、文件建立与删除、文件写入与读出等功能。主函数调用应用层的功能函数即可完成对SD卡的文件操作。

4 结论
本文介绍了一种利用技术在FPGA平台上实现带有语言信号录取系统,不但论述了录取系统的结构组成与工作原理,而且对GPS控制器、Audio控制器、SD卡控制器等硬件设计和GPS时间解析、采集数据的封装、文件系统的引用等软件编写进行了详细的介绍。经实际使用验证,本录取系统能够在GPS时间触发下完成语音信号的录取,录取得到的数据带有信息,能够满足语音电台抗干扰客观评估系统的技术要求。

linux操作系统文章专题:linux操作系统详解(linux不再难懂)

上一页 1 2 下一页

评论


相关推荐

技术专区

关闭