基于NAND Flash的数据存储系统设计
由以上分析可以看出，Flash存储数据的过程由写地址命令、数据传输以及Flash编程阶段组成。为提高系统整体的存储速度，减少系统等待时间，根据NANDFlash存储器的特点，借鉴时分多路复用技术，设计了Flash存储阵列，即利用上一片Flash的编程时间对下一片Flash
进行操作，将数据加载到该片数据寄存器中，以此类推实现四级的流水线。这样整个系统每个时刻都能对Flash加载数据，保证了数据存储的连续性。
时分多路复用(Time Division Multiplexing，TDM)是按传输信号的时间进行分割的，它使不同的信号在不同的时间内传送，将整个传输时间分为许多时间间隔，每个时间片被一路信号占用，这样既可以保证各传输信号的相互独立，又提高了系统的传输效率。借鉴该原理，可以将Flash的编程时间看成一个固定的时间段，将这个时间段分成4个时间片，在这4个时间片上分别对Flash阵列的一个模块中的4个Flash加载数据，输入存储系统的高速数据流看作是以传输一组数据所需时间的一个时间片。
具体的操作如下：首先加载数据到第1片Flash存储器中，该Flash进入编程状态；在第1片Flash的编程时段内，对第2片Flash进行数据加载操作；当第2片进入编程状态时，再对第3片进行数据加载操作；依次执行下去，待一次整体操作完成后4片Flash都已加载完数据。此时，第1片Flash的编程已经完成，处于准备就绪状态，可以写入新的数据，由此可以等效为Flash存储器的编程时间为0。这样就可以实现Flash阵列的连续传输数据，提高系统的整体速度。
多片Flash时分多路复用式数据存储原理如图3所示。本文引用地址：//m.amcfsurvey.com/article/149111.htm
3 系统硬件实现
系统采用了Xilinx公司的FPGA进行SOPC开发，处理器选用了MicroBlaze软核，并配置相应的参数使标准IP核适应用户所设计的系统，结合外围电源电路、USB接口电路、程序配置电路，构成了一套稳定的数据存储系统。
3．1 FPGA片上系统的实现
FPGA程序主要的功能是：软件控制启动存储，在控制逻辑的作用下将前端A／D转换之后的数据先存入内部FIFO缓存中，同时启动DMA将缓存中的数据存储到外部NANDFlash存储阵列中。本文利用VHDL语言编写程序，在FPGA芯片上实现了数据的高速存储和传输控制。
3．2 USB接口电路模块
USB器件主要用于实现SOPC系统在联机模式下与主机通信以及数据的传输。USB芯片使用由FTDI公司推出的FT245R，该接口能够将USB接口信号转换为8位并行信号，上传至时钟频率为150 MHz的MicroBlaze处理器进行分析处理；并将处理器发送的数据转换成标准的USB接口数据传向PC机，完成SOPC系统与PC机之间的通信。USB接口电路如图4所示。
评论