MAX121与TMS320VC5402在高速数据采集中的接口
CLKIN是MAX121的输入时钟,而SCLK使数据移位进入处MAX121,CLKIN由外部时钟振荡器驱动(5MHz)。TMS320VC5402的XF引脚(通用I/O口)驱动MAX121输入端为低,启动一次转换。TMS320VC5402的BCLKR0(接收时钟)端配置为输入,并由MAX121的SCLK输出端驱动。MAX121的SDATA输出端数据在时钟的上升沿改变状态,而在时钟下降沿,数据被锁存到TMS320VC5402的DR输入端。这样可提供1/2个时钟周期,以满DR输入端所需要的数据建立和保持时间。MAX121 SCLK和SDATA之间的最大时滞在+25时为65ns,所以1/2个时钟周期足以满足要求的建立和保持时间,工作时序如图6所示。
评论