TMS320C672x系列浮点DSP的EMIF研究与应用

EMIF控制SDRAM工作时，当行地址选通引脚EM_RAS有效时，SDRAM通过A0～A11获取行地址；当列选通引脚EM_CAS有效时，SDRAM通过A0～A11获取列地址。EMIF访问的外部SDRAM空间地址映射为0x80000000-0x8FFFFFFF，由表1的地址映射知，如果要存储16位的short int型数据到SDRAM，每次逻辑地址需要加2，如：*(short int*)(0x80000000+i*2)=short int i；存储32位的int型数据每次地址需要加4，如：*(int*)(0x80000000+i*4)=int i。

3EMIF与Flash的设计
当DSP脱机运行时，系统上电或复位后，DSP系统自带的Bootloader将一段存储在外部的非易失性存储器中的代码搬移到内部高速存储单元中执行。这样既利用了外部存储单元扩展DSP本身有限的ROM资源，又充分发挥了DSP内部资源的效能。TMS320C672x系列DSP只支持一种硬启动选项，即从内部ROM地址0x00000000启动，其他启动选项由存储于ROM的软启动器实现。软启动器使用CFGPIN0和CFGPIN1寄存器，这2个寄存器在复位时捕捉相关器件引脚的状态，以决定进入那种启动模式。ROM主要有4种自启动模式：从EM_CS2空间的并行Flash启动、利用SPI0或I2C1主模式从EEPROM启动、利用SPI0或I2C1从模式从外部MCU启动以及利用UHPI口从外部MCU启动。这里分析了从EM_CS2空间的并行Flash启动模式，给出了高密度、非易失性的电可擦除存储器AM29LV800BB-90EC(512 Kx16 Bit)与EMIF的接口设计方案。
3．1 Flash的硬件连接
AM29LV800BB～90EC型Flash具有19根地址线，而TMS320C6722 EMIF只有14根地址线(EBA0～EBA1、EA0～EA11)。因此，EMIF与Flash连接时地址线不够用，需要扩展高位地址线，这里提出两种扩展方法：GPIO扩展和CPLD地址锁存器扩展。
3．1．1 GPIO扩展
TMS320C672X MCASP通道的各功能引脚都可以作为通用的I／O接口，直接与Flash存储器的高位地址线连接。硬件原理图如图5所示研。图5中，任何在复位时可下拉的GPIO引脚都可用于控制Flash启动器的地址线A[18：13]。

3．1．2 CPLD地址锁存器扩展
在CPID中设计一个地址锁存器74L273，通过74L273的输出口扩展7根高位地址线A11～A17，分别与Flash的A12～A18连接。EMW的EM_A[11]作为CPLD锁存器的输入选通端选，EMIT数据线作为锁存器的输入，如图6所示。

3．2 FLash的软件配置
在EMIF异步接口中，AICR是唯一需要编程的寄存器。根据Flash器件的特性，配置如下：


3．3 Flash的软件操作
TMS320C672xDSP的存储器中EMIF访问的外部异步器件Flash空间地址映射为0x90000000～0x9FFFFFFF之间。由于Flash数据总线宽度为16位，因此在硬件设计时选用半字寻址，即EMIF的BA[1]连接Flash的A[0]。根据配置寄存器A1CR中数据总线宽度的配置，访问异步器件时TMS320C6722中内部地址和EMIF地址引脚对应如表1所示。