新闻中心

EEPW首页>嵌入式系统>设计应用> USB IP核的设计及FPGA验证

USB IP核的设计及FPGA验证

作者: 时间:2010-12-14 来源:网络 收藏

接收部分:从同步域中恢复出12 MHz的时钟信号,接收主机过来的比特流对其进行不归零码(NRZI)解码,剔除位填充然后进行串并转换,最后将转换后的数据以字节的形式传给协议层。接收部分还要能判断出一个包的开始,在传输过程中,是以包为单的,因此接收部分首先要测包的开始SOP(Start of Packet),所有包都是从同步字段(SYNC)开始的,同步字段是产生最大的边缘转换密度(Endge Transition Density)的编码序例。以NR—ZI编码的二进制串“KJKJKJKK”同步字段最后2位是同步字段结束的标记,同时标志了包标识符(Pacekt Iden一tiler,PID)的开始。只有当检测到包SOP才开始后面的NRZI解码、去位填充和串并操作,否则就继续处于等待阶段。

在接收部分还需要有检错部分,在检查到传输过来的数据有错误时,要进行相应的错误处理。如在NRZI解码后,在对数据进行去位填充时发现了有连续7个“1”则可以认为数据在传输过程中出现了错误,数据包已经损坏,必须通知协议层。在接收部分需要特别注意的是:在接收主机过来数据时,是不同的时钟域,因此必须考虑到亚稳态问题。在本中,由于只处理单个比特信号,因此用了两级寄存器来消除亚稳态。

发送部分:将协议层打包好的加上同步字段,然后进行并串转换,将字节形式转换成比特流形式,接着根据协议将数据进行位填充和NRZI编码,通过D+和D一信号传送给主机。这个同步字段也是告诉USB主机有一个新数据包发送过来了,在发送部分还要产生包结束EOP(End of Packet)的信号。

3.3 USB协议层

协议层主要分成三个子模块:解包模块、打包模块和协议引擎模块。这一层主要是将经过串口接口引擎模块过来的数据进行解包,剔除USB协议中的信息。同时将端点中要发送的数据,在协议引擎控制下进行相应的打包,然后通过SIE模块传送给USB主机。 3.3.1 解包模块

本模块主要将接收到的信息包数据进行解析,解析出包标识(PID),端点地址和USB设备地址以及包含在包中的有效数据。在解包时,对令牌包进行CRC5校验,对数据包进CRCl6检验,若出错则进行相应的出错处理。从上面所述可知,任何包都有同步字段而同步字段在串口接口引擎模块中已经除去了,因此本模块不用关心同步字段。整个解包数据流如图3所示。




关键词:验证FPGA设计IPUSB

评论


相关推荐

技术专区

关闭