用CPLD实现嵌入式平台上的实时图像增强

作者：时间：2010-12-03 来源：网络收藏

然后开始下一个点的运算

2.3 硬件实现的逻辑结构

用CPLD实现该算法所采用的逻辑结构如图3所示

其中加模块实现25;Pi,j运算,生成9位的运算结果交给减模块;减模块在EXCLK的第二和第三个时钟分别读入Pi-1,j和Pi,j-1进行减法运算,并把结果存回result寄存器由于两次减法在时间上是错开的,因此只需要一个减法器就够了,节约了内部资源

图3中的脉冲计数器是一个模4计数器,所有的读写时序和运算时序都由它控制数据通道切换模块控制流入result寄存器的数据流,在第一个EXCLK时钟让加法器的结果进入result,其余的时间都让减法器的结果进入result两个选通逻辑模块对EXCLK起门控作用,选通逻辑1允许第1个和第2 个时钟通过,用来锁存从SRAM读入的数据;选通逻辑2允许第123个时钟通过,用来锁存三次运算的结果

SRAM的读写操作由地址发生器和读写控制模块共同实现由于四次读写操作的地址都不同,且不连续,无法用普通的地址计数器实现这里采用地址计数器加偏移的相对寻址法,具体结构如图4所示

地址计数器中保存Pi,j的地址,它由cmos clk作为时钟实现累加;偏移地址则由脉冲计数器模块控制,分别选择P′i,j-1Pi-1,jPi,j-1和Pi,j的偏移地址;最后做减法运算得到绝对地址送到SRAM

通过上述设计和优化,完全可以在结构和功能都比较简单的CPLD上实现实时的图像增强处理

由于采用了改进的图像增强算法,在处理窄频带的图像时收到了非常好的效果,部分测试结果如图5所示

与传统的处理方法相比,改进后的算法对图像的均衡效果更为明显一些,而且由于展宽了频带,图像的细节更加丰富,图像更加明艳和清晰
以上算法都在CPLD上实现,并没有占用DSP的处理时间,因而节省了大量的运算时间笔者做过一个实际测试,在100MHz主频的E1DSP上用C编程实现一帧640 480 RGB图像的增强算法大约需要100ms(如果用汇编语言编程或对程序作优化可使性能提高一些),而且要占用大量存储资源这样的运算速度只适合静止图像的处理所以,如果不做简化处理或采用更高性能的DSP,根本无法做到实时处理由此可见,采用硬件处理的方法可以极大地提高系统的总体性能

综上所述,在拥有DSP的嵌入式平台上使用CPLD实现改进的图像增强算法是可行的,对于实时的图像处理是一种高效的解决方法