基于NiosⅡ的嵌入式高速逻辑分析仪
5 结束语
本设计通过在 Cyclone芯片中嵌入软 CPU、数字 PLL、FIFO和 UART,实现了单片式8路高速数字信号分析仪。可用键盘改变采样速率,满足对不同速率的数字信号进行采样;用点阵式 LCD显示所采集的 8路数字信号;也可通过串口将采集的数据传输到 PC机进行存储、处理和显示。本设计的时钟频率昀高可 250MHz(CycloneⅡ芯片所支持的昀高工作频率),从而可以对 8路波特率为 50Mbs的数字信号进行采集与显示。
图 5是通过嵌入式逻辑分析仪采集后,通过串行通信口送到 PC机,在 PC机屏幕上显示的 8路数字信号实拍照片。
![](http://m.amcfsurvey.com/uphotos/fetch/20130729/152384_3_0.jpg)
评论