航管二次雷达射频切换单元FPGA实现

在射频切换系统的控制电路中，选用Lattice公司的EPLD作为主处理芯片(ispLS11032E)，该芯片有64个I／O端，8个指定输入端，6 000个逻辑门，192个寄存器，最大时延小于等于12 ns，通过简单的5线接口，即可用PC机对线路板上菊花链结构的最多8个芯片进行编程。
切换开关工作原理为：A通道输入选通控制脉冲时，如当前开关工作在A通道，则维持在A通道，不作切换；如当前开关工作在B通道，则切换到A通道。同样，B通道输入选通控制脉冲时，如当前开关工作在B通道，则维持在B通道，不作切换；如当前开关工作在A通道，则切换到B通道。即同时工作在A通道或同时工作在B通道，三路开关的状态随时通过控制电缆以TTL差分方式送给数据处理。
在射频切换控制板中信号流程如下：监控计算机发出的差分切换脉冲经差分接收器接收后，进入可编程EPLD，在EPLD内利用硬件语言实现了对切换脉冲的滤波、脉冲判断、框架判断等，确认该信号为计算机切换命令而不是外来干扰后，发出切换信号到驱动单元，切换信号经驱动单元到开关TN6K31的控制端，实现切换动作。

2 系统实现的具体细节
2．1 信号滤波与毛刺抑制
二次雷达监控计算机发出的通道切换信号是脉冲编码信号。由于雷达工作电磁环境复杂，所以在系统内部要判断该信号是否为于扰信号，在系统中首先进行切换信号前、后沿的提取，将切换信号输入两个寄存器，加以门电路实现，如图3所示。

LE与TE分别切换信号的前沿与后沿，在经过一系列寄存器，使前沿与后沿分别用触发器进行延时，根据前沿与后沿间间隔可以判断出脉冲的宽度，对于不符合切换条件的毛刺与噪声进行抑制。
2．2 框架检测
正常情况下，监控计算机发出的切换脉冲的两个脉冲的间隔为20 ms，在切换控制系统中使用的时钟为8．276 MHz，因此，一个切换命令的两个脉冲的时间间隔就认为两个前沿间有167，168或169个时钟周期。在该系统中，脉冲编码的检测是根据比较延时的前沿与非延时情况下的重合情况，延时的前沿对应于框架脉冲F1，非延时的前沿对应脉冲F2，F1相对于F2延时20ms，由于F2相对于F1有三个时钟脉冲的变化范围，F2与F1的前沿延时167，168或169个时钟周期的任一个对齐，都认为是一个正确的框架。框架检测示意如图4所示。

3 结语
雷达的发展和更新换代不仅对雷达的性能提出了更高的要求，而且对实现的方式也提出了新的要求。集成度高、性能好、体积小已经成为雷达设计的必然要求。飞机密度的不断增加，对雷达系统的可靠性，提出了更严格的要求，为了提高可靠性，现代雷达使用双机热备份冗余设计，双机中切换部分的可靠性关系到雷达的整体性能，用硬件设计语言编程EPLD方法处理二次雷达的切换信号具有很大的优越性。