基于VHDL的2FSK调制解调器设计

3．2 仿真结果
在MAX+PLUS软件平台上进行布局布线后进行波形仿真，其中clk为输入主时钟信号；start为起始信号，当start为“1”的时候，开始解调；x为输入信号，本文中在调制阶段的被调制信号，即是调制信号中的输出信号，y为输出信号，在正常情况下y就是在调制信号中的输入信号，在 q=11时，m清零。在q=1O时，根据m的大小，进行对输出基带信号y的电平的判断。在q为其它值时，计数器m计下xx(寄存x信号)的脉冲数。输出信号y滞后输入信号×10个clk。仿真结果如图5所示。



4 2FSK调制解调器整体设计
在整体设计过程中，整体电路如图6所示，其中x为基带信号，y为经过调制解调后的解调信号。


调制解调器设计仿真结果如图7所示。比较输入信号x与输出信号y，完全一样，只是系统仿真结果有一定的延时。仿真结果表明，系统设计正确。



5 结论
本文基于2FSK的基本原理，进行二进制调制解调器的设计。运用VHDL语言对器件进行功能描述，在MAX+PLUSⅡ软件平台上对所描述器件进行时序仿真，最后下载至目标芯片EPM7032LC44-15，分配合理引脚，进行仿真。设计过程中调制阶段的基带信号，经调制仿真得到解调所需的输入信号。解调阶段对来自调制阶段得到的信号进行解调，所得解调信号即为原来调制基带信号，起到了调制解调的作用。整个设计过程采用VHDL语言实现，设计灵活、修改方便，具有良好的可移植性及产品升级的系统性。

本文引用地址：//m.amcfsurvey.com/article/156781.htm

数字通信相关文章:数字通信原理

低通滤波器相关文章:低通滤波器原理

分频器相关文章:分频器原理
脉冲点火器相关文章:脉冲点火器原理