校园电子巡更系统设计

2 巡更仪电路设计
电路主要包括：Atmegal6L单片机控制电路、GPS接收电路、数据存储电路、无线传输电路、电源管理电路。电路结构如图2。

2．1 核心控制部分
处理核心选用8位低功耗微控制器ATmegal6L，具有片内16 K字节的程序存储器，1 K字节的数据存储器和512字节的E2PROM。它具有32个通用I／O口线、32个通用工作寄存器、实时时钟RTC、1个USART、8通道10位ADC、具有片内振荡器的可编程看门狗定时器、SPI串行端口、与IEEE1149．1规范兼容的JTAG测试接口，此接口同时还可以用于片上调试，以及六种可以通过软件选择的省电模式。其中使用了PD0(RXD)引脚接受Leadtek 9548GPS传送的GPS数据，并对数据进行处理，考虑到单片机内部的flash存储空间较小，可利用ATmegal6L的PA组口进行存储扩展，这里使用的是K9F3208并口数据存储芯片。可以通过两种方式向上位PC机传送数据，一是通过ATmegal6L的串口外接MAX232芯片，辅助外围电路，通过PC机的RS232通用串行接口传输，二是通过ATmegal6L的SPI接口外接NRF905无线收发模块向控制中心传输数据，这种传输功耗较大，只在出现突发情况的时候采用这种传输方式。ATmegal6L模块控制电路如图3。