基于SOPC 的1553B 总线接口逻辑设计

　　解码模块也可以分为三个部分，分别为同步字头检测、数据解码、串并转换与奇偶校验。

　　这个过程与编码模块是类似的。

　　4.2 消息处理模块

　　消息处理模块主要是接收来自 PC 机的命令，并且将运行结果上传到PC 机。为了能够快速完成系统的开发，采用EDK 自带的串口控制器IP Core。由于在Virtex-II Pro 开发板上面已经设计了与PC 机相连的RS232 串口，并且配有标准的DB-9接口，因此只需要通过IPCore 16450-UART 控制器接收和发送数据即可实现系统与PC 机的消息处理功能。

　　4.3 PC 机和终端机程序设计

　　系统整个运行过程是，通过PC 机上的应用程序控制FPGA 是否开始工作，如果FPGA开始工作，则接收终端设备单片机发送来的并行数据，并根据用户逻辑对数据进行解析，并将数据送往编码模块，编码后的数据经过总线转换器送到1553B总线上，通过测试仪器接收分析。同时，FPGA 也可以接收来自总线上的数据，在解码模块的作用下，完成同步字头检测、数据解码、串并转换以及奇偶校验等处理，然后根据用户逻辑对数据进行封装并送给终端设备，终端设备接收到数据进行存储，并连同原始发送数据一起通过FPGA 上传到PC机，以便对数据的正确性进行判断与验证。对于PC 机程序在VC6.0 环境下采用C++语言开发；终端设备单片机程序在Keil 编程环境，采用c51 语言开发。由于PC 机和单片机程序只是为了验证基于SOPC开发的1553B接口逻辑，不是本文论述重点，这里不过多赘述。

　　5 测试结果及结论

　　本文采用基于SOPC的设计方法，完成了MIL-STD-1553B.接口逻辑的开发，并且通过仪器对系统进行了测试。图3 是通过Tektronix 公司的TDS3032B 型示波器测得的系统输出的数据波形。测试结果表明，系统能够正确的接收和发送符合1553B 总线接口协议的数据，工作稳定可靠。

　　本文作者创新点：将SOPC技术应用于1553B 总线接口逻辑的开发中，使系统设计简单，配置更灵活，易于扩展，从而摆脱了1553B 总线控制器依赖于国外进口芯片的束缚，具有良好的军事和经济效益。初步预测项目经济效益约为300 万元。