基于IEEE 1588的时钟同步技术在分布式系统中的应用

5基于FPGA的硬件同步方案

因为采用硬件电路获取时间戳，从而获得更高的同步精度，这里采用FPGA实现时间戳的获取和从时钟相对主时钟的频率纠偏。分布式系统中节点时钟同步模块的内部结构如图5所示。


每个节点包含CPU、以太网媒体访问控制器(MAC)、以太网物理层收发器(PHY)、FPGA等4种主要器件。物理层收发器和MAC控制器通过标准的MII接口相连，CPU通过总线与MAC控制器和FPGA相连。物理层收发器、MAC控制器和CPU构成通讯协议栈完成数据包的发送和接收。

为了使从时钟的晶振频率与主时钟保持一致，FPGA中需要有一个频率可调的时钟以实现晶振纠偏，如图6所示，由r位频率补偿值寄存器、g位分频累加器、p位系统时钟计数器组成，一个普通晶体振荡信号输入FPGA模块。在每个晶振周期，r位频率补偿值寄存器内保存的频率补偿值累加到q位分频累加器中，与累加器中的值相加。



如果发生溢出，则在下一个晶振周期，时钟计数器增加一个增量，这个增量就是整个频率补偿时钟的分辨率；如果没有溢出，则在下一个晶振周期，时钟计数器保持原值。计数器的当前值即为调整后的本地时钟。因此可以通过改变频率补偿值来改变时钟计数器数值增加的频率，实现对晶振频率的补偿。q和r越大，频率补偿值的改变对累加器发生溢出的频率的影响越小，对晶振频率的补偿越精细。本系统选择r=32，q=32，p=64。

使用FPGA不但能够获得最精确的时间戳，而且能够采用数字电路的方法精确补偿从时钟的晶振频率。FPGA的控制器实现时钟调节算法，并由得到的时间戳和本地时钟相比较，得到频率补偿值，从而控制时钟计数器数值，补偿晶振的频率。而CPU则主要负责驱动MAC控制器完成相关的通讯功能。

6结束语

采用IEEE1588精确时钟同步协议的以太网时钟同步技术，解决了通用以太网实时性和同步性差的问题。为基于多播技术的标准以太网的实时应用提供了有效的解决方案。IEEE1588精确时钟同步协议的制定满足网络化分布式系统的需求，利用IEEE1588时钟同步技术可以在不增加网络负荷的情况下，实现整个分布式系统的高精度时钟同步，从而可以有效解决分布式系统的实时性问题，进而改善和提高系统的同步精度。