基于DDS技术的动态偏振控制器驱动电路研究

图2光纤挤压器偏振态随电压变化的邦加球示意图由此可知，只要输入光的偏振态与F1和F2的方向都不垂直，则输入光的偏振态都可以通过操作至少2个挤压器改变到任意一个偏振态。

2 DPC的驱动电路设计
DPC驱动电路的设计基于DDS技术，系统主要由Xilinx Spartan-3系列FPGA、数／模转换器LTC1668及宽带放大器LT1812组成。
2．1DDS的基本原理
DDS的基本原理是基于采样定理。将相位累加器输出的相位码通过查表法映射成波形幅度码，经模／数转换和低通滤波后产生波形，其框图如图3所示。它主要由参考时钟fref、相位累加器、相位寄存器、波形存储器、数模转换器及低通滤波器等部分构成。

DDS工作时，它将在时钟脉冲的控制下，对频率控制字F用累加器进行处理，以得到相应的相位码；然后由相位码寻址波形存储器进行相位码――幅度编码变换后输出不同的幅度编码；再经过数模转换器和低通滤波器处理，即可得到由频率控制字决定的连续变化的输出波形。
2．2 硬件组成
DPC的驱动电路是基于偏振度测试系统平台(见图4)研制的。DPC用于将输入光扰偏后输出，再经检偏器和探测器将光强信息转化为数字量送人FPGA，FPGA对数据进行处理后再对DPC的驱动电压做出调整并输出，以达到完全扰偏的目的。

要实现完全扰偏，也即是让输入偏振态在一定时间内遍历各个偏振态。根据DPC的工作原理及实验尝试，测试系统使用4路正弦信号同时驱动4个光纤挤压器。根据DPC自身性质，所需提供电压最大值应小于2 V，正弦波频率应小于2 000 Hz。因此，驱动电路需要提供4路大于零的正弦波驱动信号，其峰值应小于2 V。且正弦波频率各不相等，均小于2 000 Hz。
驱动电路的硬件结构如图5所示，4路电压驱动设计均相同。采用16位高精度数／模转换器LTC1668，将FPGA输出的数据转换为模拟电流，再经运放LT1812将电流转换为电压。

LTC1668工作在士5 V双极性电压供电情况下，其参考电压由内部提供，输出采用单端电流输出模式。宽带放大器LT1812完成电流一电压转换，最终输出符合要求的正弦信号。
2．3 软件设计
FPGA是驱动电路的控制核心。FPGA接收ADC转换的光强信息数据，并传送给DSP；再根据DSP计算所得的数据(即正弦驱动信号的频率f)判断是否符合要求，若符合要求则进入DDS子模块，得到幅度码并发送给LTC1668，以输出需要的正弦波。FPGA主模块流程图如图6(a)所示。

式中：fo是输出频率；fref为DDS参考时钟频率，由FPGA将晶振输入时钟经内部锁相环分频后产生。
由相位步进累加可得到相位码，再寻址波形存储器即可完成相位――幅度转换，得到相应的幅度码，输出给主模块。由于驱动信号为正弦波，波形存储器直接调用FPGA内部模块sin_COS_lookup_table，输入与输出数据位宽均为16位。DDS子模块流程图如图6(b)所示。
2．4 实验测试结果
实验时设定4路正弦驱动信号V1，V2，V3，V4的频率分别为f1=2 000 Hz，f2=1 000 Hz，f3=1 800 Hz，f4=1 500 Hz。
示波器上观测的波形如图7所示。

波形使用双通道示波器观测，2通道探头设置为10档。从图7中可以看出，输出波形较为稳定。如果在FPGA程序内增大sin_COS_lookup_table模块的输入数据位宽，也即增大采样点数，可以得到精度更高的输出波形。

3 结 语
动态偏振控制器目前广泛应用于光纤通信和传感领域，是一种重要的偏振控制器件。分析动态偏振控制器的工作原理，并以光纤挤压型偏振控制器为研究对象，设计了基于DDS技术和FPGA的调制电路，该设计以偏振度测试系统为实验平台。实验测试结果表明，所设计的调制电路能够输出4路频率可调的正弦信号，输出信号稳定，控制灵活，工作性能可靠。该方法思路简单，采用Verilog语言设计并调用FPGA内部模块，设计灵活透明，且外围电路较为简易，具有良好的实用性和性价比。