基于CS5460A的智能电力控制系统
加入技术交流群
CS5460A的数据输入SDI、数据输出SDO、串行时钟SCLK、片选、分别MCU与MC的PO．0，P0．1，P0．2，P0．4相连，复位端RESET接P89C61X2的PO．3，测量之前要对CS5460A进行复位。
引脚用来通知系统转换器转换结束或出错信息，这些事件包括芯片运行的状态和内部故障状态，与P89C61X2的INT0相连，低电平有效。状态寄存器与屏蔽寄存器组合将产生信号，当状态寄存器的某位有效，并且屏蔽寄存器相应的位是逻辑1，INT信号被激活；当状态寄存器的这一位恢复为无效时，中断状态被清除，一般89C51每经一次计算周期通过中断或查询读一次测量数据。CS5460A与89C51系列单片机的接口电路如图4所示。本文引用地址：//m.amcfsurvey.com/article/163192.htm
1．4 时钟模块的接口设计
DS1302是DALLAS公司推出的涓流充电时钟芯片内含有一个实时时钟／日历和31字节静态RAM通过简单的串行接口与单片机进行通信实时时钟／日历电路提供秒分时日日期月年的信息每月的天数和闰年的天数可自动调整时钟操作可通过AM／PM指示决定采用24或12小时格式DS1302与单片机之间能简单地采用同步串行的方式进行通信仅需用到三个口线：RST复位端；I／0数据线；SCLK串行时钟时钟。RAM的读／写数据以一个字节或多达31个字节的字符组方式通信。 DS1302工作时功耗很低保持数据和时钟信息时功率小于1 mW。其接口电路如图5所示。
1．5 E2PROM模块的接口设计
该芯片内的串行E2PROM是具有Xicor公司块锁的保护功能的CMOS串行E2PROM，它被组织成8位结构，由一个四线构成的SPI总线方式进行操作，其擦写次数至少有l 000 000次，并且能保存数据长达100年。X5045的接口电路如图6所示。
1．6 ZLG500C的接口设计
为了能减少I／0口的占用，提高系统的集成度，本系统采用ZLG500C读卡器模块来进行开发。ZLG500C以MFRC500为主体，该系列模块具有如下特点：四层电路板设计，双面表贴工艺，EMC性能优良；采用PHILIPs高集成度读卡芯片MFRC500；具有控制线和可控蜂鸣器信号输出；能读写MFRC500内E2PROM；支持Mifarel S50，Mifarel S70，MifareUltraLight，Mifare Light。
在使用时只需将Rx，Tx和相应控制接口接入MAX485的相应端口即可，模块中所具有的微控制器能根据特定的数据格式，进行网络层和数据链路层的格式转换，使得ZLG500C和单片机之间进行通讯。
2 系统软件设计
2．1 系统主体程序框架设计
整个系统软件由主程序与数据采集子程序、数据记录子程序、数据通信子程序、异常处理子程序、显示子程序等组成。如图7所示。
电能表相关文章:电能表原理
评论