基于有限状态机的飞行器自毁系统时序控制设计
加入技术交流群
采用VHDL语言描述这种改进的Moore型有限状态机之前，首先要对Moore型有限状态机的状态进行编码操作。如表1所示，由于有限状态机的输出只有Output，为了在综合时更好地识别这5个不同的状态，需要添加状态位。在表2中添加两个冗余的状态位a，b来区分STl，ST2，ST3，ST4。本文引用地址：//m.amcfsurvey.com/article/163781.htm
3．3 VHDL编程注意事项
本设计采用单进程描述方式，也可以采用两进程描述。用两进程时最好把转移条件判断逻辑和输出逻辑分开，这样有利于综合器优化代码，利于用户添加合适的时序约束，利于布局布线。状态机要有默认状态，这是从状态机的安全性方面考虑的。在状态机的设计中，一般要包含一个初始状态，当芯片上电复位时，状态机能够进入到初始状态。这需要在状态机设计中加入复位信号。
4 电路仿真
在QuartusⅡ环境下，将VHDL文本程序保存为工程，工程文件经编译后即可进行电路仿真。仿真波形如图7所示，从波形结果可以看出，复位信号(reset)有效，使状态机恢复到初始状态，飞行器起飞(off)有效开始，时序控制系统经历了飞行过程中5个不同的状态，如图7中state变量所示。并最终输出自毁指令(Output)，VHDL程序设计符合要求。整个时序控制可靠，消除了毛刺现象。在QuartusⅡ环境下，只需要1根下载编程电缆，通过PC机的并行口连接到目标板的JTAG口，将下载信息下载到目标器件中。
5 结 语
仿真及实验结果证明，采用上述的有限状态机思想进行飞行器自毁系统时序控制设计，不但可以减小占用CPLD资源，降低成本，方便测试，并且可以有很好的系统性能。基于有限状态机的飞行器自毁系统定时精度达到纳秒级，可以有效可靠地控制自毁信号输出，有效消除毛刺现象，提高了飞行器自毁系统的稳定性、可靠性。
评论