基于FPGA的图像采集系统设计与实现

4.1 I2C配置模块

系统上电后，分别将AD和DA芯片复位，因此需要对它们进行初始化配置。程序将寄存器初始值事先存储在数组中，设置控制寄存器时，FPGA通过I2C总线按照AD或DA的配置地址、控制寄存器地址、寄存器值的顺序依次写入数据，完成对AD和DA的初始化。I2C的配置模块的流程[7][8]如图5所示。

图5 I2C配置的流程图

4.2 视频图像的采集模块

在本系统中，ADV7181芯片输出8位为CCIR-656格式(也可根据需要配置为16位输出)，它的有效分辨率为720*576,隔行扫描。它输出的数字视频数据格式如表1所示。

表1 ADV7181输出的数字视频格式表

在实际的逻辑设计中，主要的任务就是对CCIR-656格式的行起始标志码和行结束标志码的判别与检测。具体的设计如下：在27MHz像素时钟信号ADC_LLC的同步控制下，8位的数字视频数据由ADV7181芯片不断地输入到FPGA芯片，FPGA首先检测“FF 00 00”这三个字节，对于这三个字节的检测只需要设计一个简单的有限状态机即可实现。检测到上述的三个字节之后，FPGA接着检测紧随这三个字节之后的那个未知字节，如果未知字节第4位的值为0，则说明它是SAV字节，如果为1，则说明它是EAV字节。表2为SAV和EAV的数据格式。

表2 SAV和EAV的数据格式表

有了以上的分析可得到如图6所示的有效视频数据的采集流程[7][8]图。

文中按照上述流程设计完成了图像采集程序，图7为利用Quartus II自带的逻辑分析仪工具得到的采集图像数据波形图，其中逻辑分析仪的采样时钟为27M的ADC_LLC信号，data_in为图像数据，ad_hs为水平同步信号。

图6 有效视频的采集流程

图7 FPGA采集得到的图像数据信号

4.3 视频图像存储模块和DA转换模块

由于FPGA内的RAM资源有限，并为了以后扩展方便系统外加了两片512K*8的SRAM存储器缓存采集的视频数据。当一帧图像采集完成后，FPGA将SRAM中的数据写入DA转换芯片，同时开始下一帧的采集。在本系统中视频编码芯片接收标准的8位CCIR-656数据，输出为CVBS复合视频信号。ADV7177的初始化配置和工作过程与ADV7181类似，这里不再赘述。

5、实验结果

按照以上设计方案，完成了系统的硬件设计和软件调试，图8为系统采集得到的在监视器上显示的一幅视频图像,其中ADV7181采用的是8位CCIR-656输出格式，ADV7177的输出格式为CVBS视频信号。

图8 系统采集的一幅视频图像

6、结论

实验结果表明，本系统工作稳定可靠，可满足于高性能的实时图像处理系统要求。此外，系统采用了FPGA设计方案，集成度高、设计灵活，而且用户可根据自己的需求进行系统重构，方便快捷，具有较高的应用价值。