一种工业显示屏的设计

第一串显示电路输入程序如下。

3 语音电路设计
显示屏中需要讲的话在VP880系统下进行录音、并分割成语音段存放在存储器中。语音的采样频率较高能产生更好的音质，但造成容量增大，一般采样频率取32kps速率。显示屏应用VPl606语音处理芯片设计语音电路。
3．1 语音处理芯片V1606
VPl606是可用于多段语音再生的语音处理芯片。当与外围语音存储器相连后，可根据相应的控制信号再生多达64段的语音信息。64段语音数字信号分别存储在存储器中4个堆，在每个堆能存放16段语音。在外部控制信号作用下，VPl606从存储器中取出相应的语音信号，经解调译码后，输出模拟语音信号。
VPl606为48脚DIP封装，其各引脚的有关功能及说明如下。
AO～A19：地址总线，输出。
DO～D7：数据总线，输入。
ANG、ANG：模拟语音信号差分输出端，与放大器连接。
ANGD：模拟语音信号反馈输入端。
EVN：包络信号输入端。此引脚连接一个反馈电阻到INT引脚。
INT：综合输出端，连接一个外部RC电路。
INA～IND：二进制段代码输入端，INA为低位。
INE、INF：二进制堆代码输入端，INE为低位。
SE、SF：二进制堆代码输出端，与EPROMi奎接，将
INE、INF输入的堆代码输出到存储器，选择相应的堆。
I／O：控制输入／忙输出端，低电平有效，作为输入是控制信号，当段代码、堆代码输入到INA～INF后，在此引脚输入一个低电平脉冲才能触发相应语音段；作为输出是“忙”信号，在语音播放时，此引脚变为低电平输出，表示正在播放。
OSC1、OSC2：内部振荡器连接外部RC元件引脚，如果采用外部时钟脉冲，则外部时钟脉冲从OSC2引脚输入。
RESET：复位输入端，低电平有效。
VDD、VDS、VAS：电源端、数字地、模拟地。
3．2 语音电路及工作原理
设计的语音电路如图6所示。电路中，R1、R2、R3分别为3KΩ、630KΩ、240Ω；VRl为200KΩ；Cl、C2均为1uF。VPl606的A18～A19悬空未用。从LM324输出的模拟语音信号，还要经过低通滤波电路进行滤波，再经功率放大电路后送扬声器输出。调节VRl，可以调节语速。