基于单片机的高速信号测试接口板的实现

图5是中断接收子程序的流程图。串口每进入一个字节就产生一次串口中断，进入到该子程序中。每次中断都要先检查联络标志位，若该标志位为0，则表明送入的是联络字节，检查该字节和约定的联络信号是否一致，若一致， 表明通信正常，将联络标志位置1；如果联络标志位已被置1，则检查数据结束标志位，若该标志位为0，则将数据以字节为单位写入FIFO1，每次中断写入一个字节，并将计数器减1，若计数器减到零，表明数据传输结束，将数据结束标志位置1并跳出中断。

发送子程序执行的是将数据从FIFO2发送到PC机的过程，与接收子程序流程基本相同，只是前者为查询方式，后者为中断方式，故不赘述。

4测试结果

根据以上方案进行了电路设计和调试。被测FPGA(Field Programme Gate Array)单元电路的数据总线频率为40 MHz，数据总线宽度为32 b，要求测试的数据量为2 Mb。RS232口采用19．2 k的波特率，数据输出或输入需要约2．5 min，但比起使用PCI或USB接口的开发代价，这种时间上的微耗是完全可以接受的。

为了验证测试接口板，先令单元电路不对数据做任何处理，只与测试接口板进行时序上的配合，两者进行联调。可以看到从计算机产生的数据文件与送回的数据文件完全相同，这就证明该测试接口板能够准确无误地传送数据。然后再令单元电路在时序配合的基础上加载自己的功能程序，就可以在计算机内分析和比较单元电路的输出结果了，测试结果表明单元电路的输出与计算机仿真的结果完全符合，进一步证明了该测试方案的正确性。

如果需要测试不同数据总线宽度的电路，只需根据需要改变FIFO的总线匹配设置管脚的电平，并修改单片机程序中的相应语句即可。可以看出，该测试接口板在应用方面有较大的灵活性。

5 结语

迄今为止，基于本方案的测试接口板已经成功地完成了多项单元电路的性能测试工作。实践证明其工作稳定可靠，实现简单，并且可以测试不同数据总线速率(110 MHz以下)、数据宽度(36 b以下)以及各种不同功能的单元电路。这种以相对低廉的控制器件为主测试较高速数字单元电路的方案，在通信系统的设计和调试方面有重要的实际应用价值。