MSP430单片机与多功能电话留言系统设计

反相模拟输入(ANA IN-) 差分驱动时，这是录音信号的反相输入端。信号通过耦合电容输入，最大幅度为峰峰值16 mV。

音频输出(AUD OUT) 提供音频输出，可驱动5KΩ 的负载。

片选(/SS) 此端为低，即向该ISD4004 芯片发送指令，两条指令之间为高电平。

串行输入(MOSI) 此端为串行输入端，主控制器应在串行时钟上升沿之前半个周期将数据放到此端，供ISD 输入。

串行输出(MISO) ISD 的串行输出端。ISD 未选中时，此端为高阻态。

串行时钟(SCLK) ISD 的时钟输入端，由主控制器产生，用于同步MOSE 和MISO 的数据传输。数据在SCLK 上升沿锁存到ISD，在下降沿移出ISD。

中断(/INT) 此端为漏极开路输出。ISD 在任何操作(包括快进)中检测到EOM 或OVF时，此端变低并保持。中断状态在下一个SPI 周期开始时清除。中断状态也可用RINT指令读取。OVF 标志----指示ISD 的录、放操作已达到存储器的末尾。EOM 标志——只在放音中检测到内部的EOM 标志时，EOM状态位才置1。

行地址时钟(RAC) 漏极开路输出。每个RAC 周期表示ISD 存储器的操作进行了一行(ISE4004 系列中存贮器共2400 行)。该信号保持高电平175ms，低电平25ms。快进模式下，RAC 的218.75µs 是高电平，31.25µs 为低电平。该端可用于存储管理技术 。

外部时钟(XCLK) 此端内部有下拉元件。芯片内部的采样时钟在出厂前已调校，误差在+1%内。商业级芯片在整个温度和电压范围内，频率变化在+2.25%内。工业级芯片在整个温度和电压范围内，频率变化在-6/+4%内，此时建议使用稳压电源。若要求更高精度，可从此端输入外部时钟。由于内部的防混淆及平滑滤波器已设定，故上述推荐的时钟频率不应改变。输入时钟的占空比无关紧要，因为内部已进行了分频。在不外接地时钟时，此端必须接地。

自动静噪(AMCAP) 当录音信号电平下降到内部设的某一阈值以下时，自动静噪功能使信号衰弱，这样有助于降低无信号(静音)时的噪声。通常此端对地接1µF 的电容，构成内部信号电平峰值检测电路的一部分。检出的峰值电平与内部定的阈值作比较，决定自动静噪功能的翻转点。大信号时，自动静噪电路不衰减，静音时衰减6dB。1mF的电容也影响自动静噪电路对信号幅度的响应速度。此端接VCCA 则禁止自动静噪。

2.ISD4004的指令表（表一）和串行外设接口(SPI)

表一 ISD4004 指令表