基于AT89C2051的解码器设计

3基于单片机的解码方案

3．1硬件电路

本设计的解码电路原理图如图3所示，利用该电路可将高频接收模块变频处理后的数字脉冲信号送入AT89C2051的P0．0口进行解码，再将满足地址码条件的控制脉冲信号输出到P1．0～P1．3，同时输出1秒的VT信号。

3．2软件设计

基于单片机AT89C2051的解码软件流程图如图4所示。利用初始化可将AT89C2051的16位定时／计数器0设置为内部计数器方式。