MCS-51单片机与FPGA

通过对MCS-51单片机总线读／写时序的分析，设计了图3所示的接口电路。在FPGA中，设计了两个模块：一个是总线接口模块，负责单片机与FPGA的总线接口逻辑；另一个是寄存器单元及外部接口模块，运用总线接口模块来操作此模块。

在总线应用时，MCS-51单片机的P0口是作为地址／数据总线分时复用的，因此应在总线接口模块中设计一个三态缓冲器，实现P0口的三态接口；又因MCS-51单片机在访问外部空间时，它的地址为16位，因此借助地址锁存使能信号ALE在FPGA中实现高8位与低8位地址的编码，组合成16位地址，然后再根据MCS-51单片机的读／写信号，实现对FPGA的读写操作。

在接口设计中，采用了VHDL语言实现其接口逻辑。用VHDL语言编写，往往比较方便和严谨，注意整个过程的逻辑思路，并且尽量避免语言的冗余，造成比较长的延时。-MCS-51单片机与FPGA的通信读写电路的部分程序