兰州重离子加速器小功率直流电源数字化方案

4．1 PID计算模块硬件程序设计
该设计采用增量型PID控制，即：

式中：s(k)为k时刻AD电流采样值；p(k)为电流给定值；e(k)为电流偏差；Kp，Ki，Kd分别为比例、积分、微分系数；△u(k)为PID变化量；u(k)为PID调节器计算结果。
上式中3个式子由硬件程序中偏差计算、PID累加和△PID计算子模块实现，如图5所示。

在PID模块中引入了两个调节参数，即：积分项上限和PID变化量上限，积分项上限用于防止积分饱和，实现积分分离；PID变化量上限用于限制PID跟踪速度，从而避免超调。这两个参数由用户从CAN总线由上位机输入。
为适应电源调试的需要，该系统设计了开环、P调节、PI调节和PID调节4种调节方式。在P调节时，忽略积分项和微分项；PI调节时，忽略积分项；开环时，不进行PID调节。为保证计算速度，PID调节器采用流水线设计，3个子模块依次执行。同时，为避免模块计算中的中间结果被带入下一个模块，引起计算结果干扰，在各模块中加入了滤波程序。经过仿真，3个模块可实现预定计算功能。
4．2 PWM硬件程序设计
PID计算数值经变换后得到PWM脉宽量，送入PWM波形发生模块。当PWM计数器计数小于计算得PWM脉宽量时，输出低电平；反之输出高电平。该控制系统使用15位PWM计数器循环计数，计数时钟系统频率为50MHz，则PWM输出波形频率fs=1.526kHz。设计时将V4导通角滞后V1180°(电流为正极性时)，负极性时V3滞后V2180°，从而实现桥口输出波形倍频，图6为PWM输出波形。故H桥桥口输出的波形频率为3．052 kHz。

PWM使能条件：①状态板无故障送入，状态板有使能信号送入调节板FPGA；②电源收到CAN总线发来的电源开机命令。使能时PWM开始计数，产生PWM波形，否则波形封锁，恒输出低电平。

5 CAN总线通讯网络
该设计使用Basic CAN协议，采用11位识别码。电源状态板和调节板分别作为CAN总线两个独立节点，但共用同一识别码(电源编号)，故理论上一台上位机最多控制2 048台电源，可满足需求。图7为CAN总线网络。在状态板中，MCU C8051F自带CAN控制器，MCU直接或通过索引方式访问CAN寄存器，实现CAN总线收发和MCU与CAN控制FIFO的数据交换。在调节板中，采用专用CAN控制器芯片SJA1000来通讯，编写基于FPGA的SJA1000驱动程序来接收SJA1000中断信号和实现FPGA访问SJA1000寄存器，实现数据收发。SJA1000驱动程序包括初始化、接收、发送、故障处理和溢出处理等5个子模块。CAN通信中波特率均为50 kbps，可实现最远1．3 km的有效通讯。

6 实验
将该电源数字控制方案用于±15A／15 V单H桥DC／DC电源实验平台，经调试输出电流达到预期的±15 A要求。测试电源输出电流稳定度，负载采用1．25 Ω阻性负载，加电流6．5 A，用7081数字电压表测量反馈电阻两端电压U，如图8所示。N为采样次数(每4 s采样一次，共采样1 000次)，电源稳定度可达6×10-4，达到设计要求。

7 结论
状态板加调节板的设计可有效分散危险，防止单一控制芯片失效导致电源失控，提高了电源可靠性；基于FPGA硬件程序的电源PID-PWM方式，相比嵌入式软件实现方式，可防止因软件执行中中断响应时间不可控导致的调节实时性问题，增加电流跟随精度；设计更加灵活，占用资源少，相对基于FPGA的软核嵌入式软件实现方式，该设计可减少FPGA资源占用量至原来的1／6左右。