数字电路设计中部分常见问题解析
首先,得选取合适的输入控制信号,从反馈控制的角度一般选择两74LS192的计数输出端(QDQCQBQA)。若对于单向计数告警控制来讲,确实可以。但是对双向计数来讲,因为对应于加减计时的限值30 s和00 s,两74LS192的计数输出为“00000011”和“00000000”,可见两种状态下仅高位(十位)片74LS192的QBQA不同,仔细分析仅借助两74LS192的输出是不能实现告警控制的,需再寻找与这两限值状态有关的信号,不难发现两74LS192的初值输入端(D C B A)可为我们解决问题提供帮助。最终,选出高位(十位)片74LS192的计数输出端QBQA和初值输入端A作为输入控制信号。
其次,正确列出真值表,如表1所示。由于LED为共阴极接法,故告警控制输出为低有效,用则为“低有效”,即当该引脚为低电平时执行预置数动作或功能。
2)“同步”引脚
“同步”是指当该引脚处于有效电平时还不能即刻执行规定动作或功能,而必须等到时钟的有效沿到来时才可执行,即要与时钟的有效沿同步。
如另一种常用的计数器74LS161的第9引脚
![f.jpg](http://m.amcfsurvey.com/editerupload/fetch/20131009/176410_2_0.jpg)
3)“异步”引脚
“异步”是指该引脚一旦处于有效电平则不必等到时钟CP的有效沿到来就即刻执行规定动作或功能,即可不与时钟CP的有效沿同步而为异步。
如74LS192的第14引脚(CLR)和第11引脚
![f.jpg](http://m.amcfsurvey.com/editerupload/fetch/20131009/176410_2_0.jpg)
2 结束语
数字电路设计中常会遇到诸多问题,文中借助一个0~30 s双向(加减)计时器电路,采用例解形式对控制、时序、引脚等几个方面的常见问题进行了解析。本文引用地址://m.amcfsurvey.com/article/176410.htm
评论