高性能处理器的负载点电源设计

　　如果内核与 I/O 上电之间要求有几毫秒的短暂间隔，那么可实施逐次排序 (sequential sequencing)，具体顺序随意。其方法之一很简单，就是将一个稳压器的POWERGOOD 引脚连接至另一个稳压器的 ENABLE 引脚即可。另一种方法则是采用热插拔类型的定序集成电路来控制每个电压电平的打开和关闭。这能够实现灵活性，但也会占用板级空间，并增加成本。
　　如果我们需要最小化上电与断电期间的内核与 I/O 电压差动的话，那么就可采用同时排序。在实施同时排序时，内核与 I／O 电压彼此跟踪，直至达到所理想的较低电压电平为止。这时，较低的电压在其稳压点上不再上升，而较高电压继续上升。德州仪器 (TI) 推出了带有 TRACKIN 引脚的 TPS54x80 开关稳压器和带有自动跟踪功能的 PTH 系列 DC/DC 模块，它们都可用于实施同时排序。图2显示了上电过程中的内核与 I/O 电压跟踪情况。
　　如果在内核处于“打开” 很久前就施加 I/O 电压，而且内核与 I/O 电压之间必须存在最小增量，那么我们可方便地实施预偏置方法。在这种情况下，处理器制造商建议在上电前用二极管对内核电压进行预偏置。二极管上的电压下降在内核与 I/O 电压之间保持最小增量。采用同步补偿 DC/DC 转换器时，应确保低压侧MOSFET 在启动过程中保持关闭，否则已经施加给内核的失调电压就会在 DC/DC 转换器启动时汇至接地，这可能会损坏二极管。内核电压随二极管电压下降而随 I/O 电压相应变动，这表明处理器的内核电压在打开前已经有了偏移值。随后，内核在失调电压的基础上斜线上升，直至达到所需的电压电平为止。图3给出了预偏置启动波形图的一个示例。TPS54x73 开关稳压器与 PTH 系列 DC/DC 模块可用于实施预偏置启动。

为 PLL 供电
　　许多较新型的处理器除了内核与 I/O 电压之外还要求单独的 PLL（锁相环）电源。如果执行代码时PLL的电压处于最小和最大容限之外，而且很不稳定，那么就可能会导致数据损坏，或处理器锁死。我们可采用简单的预防措施，如使用电源电压监控器 (SVS) 等，来保护数据的完整性。内核与 I/O 电压稳定后，PLL电压的容限必须在一定的时钟周期之内，如在执行任何代码前容限必须保持在最大1,000 个时钟周期内。某些处理器包括内置的SVS功能，可让PLL电压趋于稳定。如果您的处理器不具备上述的内部处理功能，那么可采用电压容限要求较严格的电源电压监控器来确认内核与 I/O 稳定性。请确保监控器的“RESET”时间大于 PLL 电压稳定下来所需的时钟周期数。电源纹波抑制 (PSRR) 较强的低压降调节器（如 TPS79xxx 系列）有助于降低不必要的噪声尖峰进入 PLL。

总结
　　目前，先进的高性能处理器需要高性能负载点电源。更大的旁路电容、排序、浪涌电流、精度调节以及 PLL 供电电压监控都是目前负载点电源所必须解决的问题。5年以前适用的电源解决方案可能已不再适用于较新型的处理器。请记住，DC/DC稳压器是针对特定市场和终端设备而专门设计的，有着特定的成本和性能目标。