解析基于开关电源驱动的高速ADC设计方案

实验 5

将一个8Ω功率电阻连接到5V电源，类比如现场可程式设计闸阵列(FPGA)等额外负载。TPS5420必须提供更高的输出电流，并更努力地驱动其内部开关，因而产生更大的输出突波。通过重复进行‘实验2’、‘实验3’和‘实验4’可以测试这种配置。

测量结果

我们利用输入讯号频率扫描对比了5个实验。先使用135MSPS裱速率然后使用80MSPS裱速率对叁个ADS5483EVM实施了这种实验，均没有观察到巨大的性能差异。

在使用135MSPS裱速率情况下，SNR和SFDR的频率扫描如图5所示。

图5;10到130MHz输入频率扫描。

在10到130MHz输入频率下SNR的最大变化约为0.1dB。SFDR结果也非常接近;在某些输入频率(例如：80MHz)下，可以观测到下降1至2dB。

5个实验的FFT曲线图对比(请参见图6)显示杂讯底限或突波振幅没有出现较大的增加。使用LDO清除开关杂讯使得输出频谱看起来几乎与乾净5V实验室电源完全一样。

图6：500kHz偏置突波65k点FFT图。

去除LDO以后，我们观测到从交换式稳压器产生了两个突波，其具有一个来自10MHz输入音调的约500kHz频率偏置。RC缓n器电路降低这些突波振幅约3dB，从约-108dBc降到了约-111dBc。这一值低于ADS5483的平均突波振幅，其显示ADS5483可在不牺牲SNR或SFDR性能的情况下直接由一个交换式稳压器来驱动。

RC缓冲器

降压稳压器输出能够以相当高的开关速度对非常大的电压实施开关作业。本文中，将TPS5420的输入电压轨设定为10V，我们可在输出端观测到许多过n和振铃，如图7a所示。为了吸收一些电源电路电抗能量，我们将RC缓n电路添加到了TPS5420的输出(请参见图7b)。该电路提供了一个高频接地通路，其对过n起到了一些阻滞作用。图7a显示RC缓n器降低过n约50%，并且几乎完全消除了振铃。我选用了R=2.2Ω和C=470pF的元件值。稳压器的开关频率围可以为500kHz到约6MHz，具体取决于u造厂商，因此可能需要我们对R和C值进行调节。这种解决方案的代价是带来一些额外的分流电阻AC功耗(管电阻非常小)，其降低稳压器总功效不足1%。

图7：TPS5420交换式稳压器。

我们将10MHz输入讯号标驶FFT图绘u出来，以对比‘实验1’到‘实验4’(请参见图8)。

图8：‘实验1’到‘实验4’的标FFT图。

TPS5420的突波在约500kHz偏置时清晰可见。缓n器降低突波振幅约3dB，而低杂讯LDO则完全消除了突波。需要注意的是，RC缓n器(无LDO)的突波振幅约为-112dBc，远低于ADS5483平均突波振幅，因此SFDR性能并未降低。

在‘实验 5‘中，我们将一个8Ω功率电阻添加到5-VVDDA电压轨，旨在模拟电源的重负载。标驶FFT图(请参见图9)并未显示出很多不同。

图9：添加 8Ω负载的标驶FFT图。

去除RC缓n器以后，突波增加约4.5dB;其仍然远低于平均突波振幅。