一种基于开关逻辑结构的低功耗SAR ADC的设计

表1SARADC测试结果

3 电路仿真与芯片测试

　　利用CadenceAMS作为仿真工具，对SARADC进行了功能仿真，采用FFT 法分析ADC的动态性能，得到的频谱图如图4 所示。仿真所得信噪失真比（SNDR）为60.472,dB.

图4 电路仿真的FFT频谱

基于Chartered 0.35,μm,2P4M 工艺，完成了电路的版图设计，其中单位电容均采用工艺偏差相对较小的poly-poly 电容。图5 给出了经MPW 流片SARADC 芯片图。由于电路的非线性与电路的元件匹配有关，其匹配性越好，其线性度越高，因此版图设计中采用了一系列手段以提高电容阵列的匹配性，包括采用共质心结构布置版图，降低因芯片面积加大带来的氧化层梯度的影响；电容阵列周边采用虚拟结构；单位电容采用固定的周长/面积比等。对比表1中的无失真动态范围参数，可以看出线性度提高了11.78%.

图5 SAR ADC芯片

　　使用TeKtronix TLA5204B逻辑分析仪和TDS3052B 示波器等工具对MPW 流片回来的芯片进行了测试。图6 给出了D/A 的测试结果，其中EOB 为转换结束信号，dac_out 为D/A 输出信号；SAR ADC在250,kHz 的转换速率下的实测积分非线性（Integralnonlinearity,INL）误差和微分非线性（differnetialnonlinearity,DNL）误差特性曲线[14]如图7 所示。

图6 D/A的测试结果

图7 SAR ADC的INL和DNL的实测曲线

　　表1 显示了10 位SAR ADC 的整体性能。比较流片后测试结果和仿真结果可见所设计的SAR ADC较好地达到了低功耗的设计要求，性能良好。

4 结 语

　　完成了一款基于开关逻辑结构的SAR ADC 设计。其中的D/A 转换器由温度计码的开关逻辑结构来控制，从而减小了开关的动作频率，降低了整个系统的功耗。测试结果显示，设计的SAR ADC 实现了10 位模数转换功能，转换速率为250 kHz,INL 和DNL 均小于1 个LSB,功耗小于2 mW,表明该电路较好地达到了设计要求。