基于集成计数器的N进制计数器设计与仿真
运行仿真电路,在时钟控制下,数码管U5和U4以2位十六进制数方式循环显示00,01,02,…,09,0A,0B,…,0F,10,11,…,23,00,…,共36种输出状态,本质上是8个计数输出端Q2D~Q2AQ1D~Q1A对应二进制代码以00000000,00000001,…,00100011,00000000,…。循环变化,共36种输出状态。因此,图2电路用74LS161实现了三十六进制加法计数功能。
2.2基于74LS160的三十六进制加法计数器的设计与仿真
74LS160为十进制计数器,其计数状态QDQCQBQA以8421BCD码的方式输出,最大状态为1001。设计三十六进制计数器需要2个74LS160通过级联的方法,可先扩展成100(10x10)进制计数器。设低位的74LS160编号为1,高位的74LS160编号为2,再用归零法设计如下:
1)写出SN的8421BCD码:SN=S36=(00110110)8421BCD;
2)求出归零逻辑:
![h.jpg](http://m.amcfsurvey.com/editerupload/fetch/20131009/177465_3_0.jpg)
3)在仿真平台Multisim中选择2个74LS161,1个74LS20,2个5 V电源和地,根据归零逻辑创建仿真电路;
4)时钟电压源V1接入计数脉冲输入端CLK,用带译码的十六进制数码管U4和U5作状态输出的显示器,完整的三十六进制计数器仿真电路如图3所示。本文引用地址://m.amcfsurvey.com/article/177465.htm
运行仿真电路,在时钟控制下,数码管U5和U4以2位十进制数方式循环显示00,01,02,…35,00,…,共36种输出状态,本质上是8个计数输出端Q2D~Q2AQ1D~Q1A对应8421BCD码以初态00000000,随着时钟的到来依次加1,直到00110101,00000000,…,循环变化,共36种输出状态。因此,图3电路用74LS160实现了三十六进制加法计数功能。
评论