AD9822及其在面阵CCD系统中的应用

AD9822的初始化设置通过三线串行接口来实现，图3为向内部寄存器写数据的时序。图中，SLOAD是移位寄存器使能端，SDATA向移位寄存器写数据，SCLK为写数据的时钟，在设计中，频率选为1O MHz。SDATA数据长度为2个字节，有效数据为12位。其中3位寄存器地址选通位，9位寄存器数据位。在2个字节的移位操作完毕之后，移位寄存器中的数据在SLOAD上升沿被送入并行锁存寄存器中，即在SLOAD上升沿进行系统配置更新。频率选为10 MHz。


AD9822的工作时序由CDS驱动时钟和A／D转换时钟2部分组成。CDS驱动时钟信号为CDSCLK1和CDSCLK2，二者均在下降沿处采集信号。 CDSCLK1为第一次采样触发信号，CDSCLK2为第二次采样触发信号。在ADCCLK下降沿处采样经过CDS处理后的电平信号。图4为在 ise10．1中的仿真波形，其中，R为对应CCD输出视频信号的时钟，它和CCD输出信号的时序关系如图5所示。由仿真结果可以看出，设计能够满足对 CCD视频信号进行相关双采样的要求。




4 结语
在此结合CCD成像器的特点详细介绍了AD9822的性能特性以及其配置方法，作为高性能的CCD信号处理器，AD9822的内部结构完善，可编程参数配置灵活方便，其集成了CDS、PGA、ADC等电路，为系统设计带来了方便。实验证明，AD9822能较好地完成对高速面阵CCD信号的采集和转换，满足 CCD视频处理的要求。

本文引用地址：//m.amcfsurvey.com/article/180038.htm