基于L4891B设计的APFC电路设计

3 如何提高电磁兼容性

电磁兼容性是指在同一电磁环境中，设备能够不因为其他设备的影响正常工作，同时也不对其他设备产生影响工作的干扰。正基于此，干扰造成的原因有内外2种，内部干扰主要是主电路开关过程对控制电路及外部电路造成的影响，外部干扰是电网的纹波和周围用电设备对Boost PFC造成的干扰。针对干扰产生的3要素即干扰源、耦合途径和敏感的接收设备，采用了以下措施：

(1)合理的布局和布线。干扰强度是随着导线和干扰源距离的平方而减小。所以，在电路元件的布局和布线上，尽量使交流输入和直流输出分开并远离。布线要严格分开，简化电流通路的途径，减少相互交叉干扰。

(2)主电路和控制电路本身抗干扰措施。在主电路方面，单相整流桥输入和输出端都应接高频电容，以阻断电网的高频干扰。控制电路芯片的参考基准电压要稳定，也应接一个高频去耦电容到地。

此外，振荡器定时电容到地的引线要尽可能短。开关管的驱动输入端到控制芯片的输出连线要尽可能短，以减小外界的杂散干扰。尽可能减小IGBT和FRD二极管连线的阻抗，即减小长度，增加宽度。还有，IGBT与平滑电容之间的配线距离尽可能短。整个系统的强电部分要遵循进出有序的原则，不能来回走线。 Boost PFC控制器的输出电容也要并联一个小的高压电容，滤除高频杂波。还有要减少芯片供电电源的干扰，例如可在电源输出端接一高频去耦电容到地，这样就可以提高供电电源的品质。降低外界干扰和内部的相互影响，提高系统的电磁兼容性设计水平。

使用L4981B的这种平均电流的升压型模式制作的功率因数校正电路，输入电流连续。并且在BoostPFC开关瞬间输入电流小，这本身就易于电磁干扰滤波。

原则1：减少PFC电路自身产生的干扰控制开关管的开关速度(dv／dt)；减小高di／dt通路的寄生电感，避免电路中产生不必要的谐振；降低开关频率。

原则2：尽量阻止干扰传递到外界减少高dv／dt节点(例如：IGBT的集电极)与外界的电容耦合；减小高di／dt通路形成的回路面积，避免天线效应；增加电源输入端的滤波。

散热片的接法：散热片尽量与地断开，APFC的散热片应该和APFC电路的冷点之间有低阻抗的交流通路，该通路可以通过直接连接或者串联一个几nF的Y电容。Y电容的取值应考虑电路中dv／dt器件与散热片之间的寄生电容，如果电Y电容比寄生电容大n倍，通过散热片耦合到外界的共模干扰也将减小n倍。

APFC电感对电磁兼容的影响：在电感与开关管相连一端的导线，应尽量靠近PFC电路的地方，串联1个磁环；尽量使用环形的电感材料以减少漏磁。

控制芯片L4981B所特有的频率抖动的调制方式，使得原本单一的开关信号频率在某个范围抖动，形成连续的频谱，最终降低频谱峰值，减小电磁干扰。

开关频率抖动控制方法通过调整抖动开关频率，把集中在开关频率及其谐波上的能量分散到它们周围的变频带上(见图3)，由此降低各个频点上的电磁干扰幅值，以达到低于电磁干扰标准规定的限值。





这种方法虽然不能使总的干扰能量降低，但它把干扰能量分散到较宽的频带，从而使Boost PFC更容易达到低于电磁干扰标准规定的限值。

从实际意义上讲，干扰能量被分散在一定频带带宽内，与能量集中的点频脉冲干扰相比，电磁干扰对环境的危害有所降低。频率抖动控制在改变频率的同时，不会对占空比产生影响，也就不会影响输出电压。

试验表明，频率抖动控制通过把集中在开关频率及其倍数频率点上的干扰能量分散到其附近的频带上，使得最大干扰幅值及其他谐波点幅值都得到明显降低；同时该控制方法保持输出电压不变，对输出电压的电磁干扰也同样起到了抑制作用。